面向高密度計算的多核處理器結(jié)構(gòu)研究.pdf

1、人類對計算能力的需求不但推動著高性能計算技術(shù)的不斷發(fā)展，還推動著微處理器技術(shù)的發(fā)展。當前的超級計算機中普遍使用了高性能的微處理器，因此微處理器的性能對超級計算機和高性能計算有著至關(guān)重要的作用。在高性能計算中有一大類應(yīng)用是計算和訪存密集型的應(yīng)用，如科學(xué)和工程計算，數(shù)值模擬和信號處理等。如何對多核處理器上此類應(yīng)用程序進行性能分析和結(jié)構(gòu)優(yōu)化，一直是眾多科研工作者的研究重點。
　　 依托國產(chǎn)高性能多核通用處理器研制項目，本文面向高密度計

2、算類應(yīng)用，對通用處理器性能分析方法、結(jié)構(gòu)優(yōu)化以及高密度計算性能優(yōu)化等問題進行了深入的探討和研究。
　　 本文的主要工作和創(chuàng)新如下：
　　 1.一種用于指導(dǎo)處理器結(jié)構(gòu)優(yōu)化的性能建模及分析方法現(xiàn)有的性能分析通常基于仿真擬合或宏觀建模的方法，難以具體地刻畫結(jié)構(gòu)參數(shù)對性能的影響，對處理器結(jié)構(gòu)優(yōu)化的指導(dǎo)作用有限。為了深刻地揭示處理器結(jié)構(gòu)參數(shù)與矩陣乘法性能的關(guān)系，本文通過分析矩陣乘法計算/訪存行為，結(jié)合處理器結(jié)構(gòu)特點，建立了單核和多

3、核通用處理器上的矩陣乘法性能模型。在此基礎(chǔ)上，給出了矩陣乘法最優(yōu)性能下處理器結(jié)構(gòu)參數(shù)應(yīng)滿足的必要條件，包括寄存器個數(shù)和訪存帶寬的理論下界。以Intel Core i7和Godson-3A兩種典型的通用處理器為驗證平臺對性能模型進行了驗證，實驗結(jié)果表明，在四核矩陣乘法中，該模型的準確度分別達到90％和86％以上。本文提出的性能模型，可用于分析處理器在計算和訪存中的瓶頸，并可用于指導(dǎo)處理器的優(yōu)化設(shè)計。
　　 2.一種乘加-shuff

4、le融合的浮點向量乘加指令根據(jù)本文提出的性能模型，對基于向量擴展處理器的應(yīng)用程序進行了性能分析。分析表明，在設(shè)計基于向量擴展處理器的應(yīng)用程序時，需要大量的數(shù)據(jù)shuffle指令來配合向量運算指令，嚴重地影響了程序性能。為此，本文提出一種新的向量指令，具有向量乘加指令和shuffle指令的功能，使用該指令可以完全消除shuffle指令，減少33％以上的程序長度，與使用shuffle指令的普通向量擴展處理器相比，核心程序性能提高33％以上，

5、并且降低了功耗開銷。
　　 3.一種新的計算/訪存分離的處理器結(jié)構(gòu)為了滿足高密度計算應(yīng)用的要求，本文基于性能模型，針對訪存瓶頸提出了一種新的計算/訪存分離的處理器結(jié)構(gòu)。本文借鑒了傳統(tǒng)計算/訪存分離結(jié)構(gòu)的思想，在多核通用處理器存儲結(jié)構(gòu)的基礎(chǔ)上，增加了一個訪存協(xié)處理器。當進行高密度計算時，由訪存協(xié)處理器負責(zé)在寄存器和L2 cache/內(nèi)存之間、L2 cache和內(nèi)存之間傳輸數(shù)據(jù)，或?qū)?shù)據(jù)進行預(yù)取。訪存協(xié)處理器的使用能夠有效隱藏訪存延

6、遲，提高訪存帶寬，與Godson-3A 相比，訪存帶寬提高了一倍。
　　 4.基于Godson-3B處理器結(jié)構(gòu)實現(xiàn)了高效的矩陣乘法在優(yōu)化的龍芯處理器結(jié)構(gòu)上，為了獲得高效的矩陣乘法，本文針對矩陣乘法中A、B和C 三個矩陣各自的訪存特點，采用不同的方法對其訪存行為進行優(yōu)化，并使用訪存協(xié)處理器對數(shù)據(jù)進行預(yù)取，隱藏訪存時間。優(yōu)化后的矩陣乘法性能比Godson-3A 提高了10倍以上，達到119.0Gflops，效率為93.0％；性能/功