基于FPGA的矩陣算法IP核技術(shù)研究.pdf

1、矩陣運(yùn)算被廣泛地應(yīng)用于信號處理系統(tǒng)中，在科學(xué)計(jì)算、數(shù)字信號處理和圖像處理等領(lǐng)域發(fā)揮著巨大的作用，因此實(shí)現(xiàn)矩陣的高性能運(yùn)算具有非常重要的意義。隨著半導(dǎo)體技術(shù)的不斷發(fā)展，F(xiàn)PGA已經(jīng)具有極其豐富的運(yùn)算邏輯資源，兼有運(yùn)算能力強(qiáng)、能耗比高、可重構(gòu)等優(yōu)點(diǎn)，因此研究基于FPGA的矩陣算法IP核設(shè)計(jì)技術(shù)有著很大的工程應(yīng)用價(jià)值。
　　為了實(shí)現(xiàn)矩陣運(yùn)算的高效數(shù)據(jù)傳輸，本文首先研究了SRIO互聯(lián)技術(shù)，采用一種可以支持對板內(nèi)存儲空間動態(tài)訪問的地址映射機(jī)

2、制，設(shè)計(jì)并完成了基于FPGA的高速SRIO通信接口IP核;本文研究了矩陣轉(zhuǎn)置的實(shí)現(xiàn)方法，深入分析了不同存儲介質(zhì)的特點(diǎn)和適用性，提出了一種基于多級緩存的轉(zhuǎn)置結(jié)構(gòu)，同時(shí)采用乒乓機(jī)制實(shí)現(xiàn)轉(zhuǎn)置的流量控制，在此基礎(chǔ)上設(shè)計(jì)并完成了基于DDR+QDR的矩陣轉(zhuǎn)置IP核，可以實(shí)現(xiàn)更高數(shù)據(jù)通過率的矩陣轉(zhuǎn)置算法;本文通過分析協(xié)方差和廣義內(nèi)積的運(yùn)算特點(diǎn)以及數(shù)據(jù)依賴關(guān)系，進(jìn)而優(yōu)化算法流程，在此基礎(chǔ)上設(shè)計(jì)并完成了具有標(biāo)準(zhǔn)化總線接口的矩陣協(xié)方差I(lǐng)P核、廣義內(nèi)積IP核