基于FPGA的仲裁PUF技術研究.pdf

1、仲裁物理不可克隆函數(shù)（Arbiter Physical Unclonable Function，APUF）利用工藝偏差對邏輯門等傳輸延遲大小的影響，通過比較兩條對稱路徑的信號傳輸延遲，產(chǎn)生每個芯片確定的響應值。仲裁PUF作為一種典型的強PUF，具有數(shù)量龐大的激勵響應對，可以應用在芯片身份識別、設備認證等領域。在現(xiàn)場可編程門陣列（Field Programmable Gate Array,FPGA）上實現(xiàn)仲裁PUF，可能受到FPGA內(nèi)部布

2、線的影響，使兩信號通路不能完全對稱，導致仲裁PUF響應的隨機性不理想。
　　本文提出了一種改善PUF響應隨機性的方法，通過一個自動調(diào)整電路實現(xiàn)改善仲裁PUF響應隨機性的功能。通過自動調(diào)整基于FPGA的仲裁PUF調(diào)整塊的控制輸入，使調(diào)整塊中兩路徑間的延遲差能夠補償布線不對稱造成的延遲偏差，實現(xiàn)改善仲裁PUF響應隨機性的目的。本文設計的調(diào)整電路由激勵存儲、計數(shù)器、比較器以及一個計算模塊組成。通過初始化調(diào)整塊的輸入，計算輸入大量激勵時，