SoC設(shè)計(jì)優(yōu)化的域特定語(yǔ)言方法和建模.pdf

1、針對(duì)SoC設(shè)計(jì)環(huán)境中數(shù)字VLSI前端設(shè)計(jì)技術(shù)與快速產(chǎn)品開(kāi)發(fā)之間的矛盾，采用域特定的分析方法，結(jié)合編譯技術(shù)、XML系列技術(shù)、模糊邏輯、多目標(biāo)智能優(yōu)化算法等技術(shù)手段，對(duì)SoC設(shè)計(jì)優(yōu)化研究完成了如下成果：
　　 設(shè)計(jì)實(shí)現(xiàn)了名為MetaHDL的域特定語(yǔ)言，用于參數(shù)化、可配置RTL設(shè)計(jì)，可廣泛應(yīng)用于從面向邏輯的IP設(shè)計(jì)到面向IP集成的SoC設(shè)計(jì)的各個(gè)芯片設(shè)計(jì)項(xiàng)目中。Meta HDL具備由自動(dòng)參數(shù)化機(jī)制和預(yù)處理器構(gòu)成的二級(jí)代碼配置體系，使設(shè)

2、計(jì)者能夠高效地完成可復(fù)用代碼設(shè)計(jì)，并減少20％-90％的代碼量。MetaHDL語(yǔ)法為可復(fù)用RTL設(shè)計(jì)作了專(zhuān)門(mén)的優(yōu)化，提升了代碼的可讀性和表現(xiàn)力。MetaHDL編譯器其內(nèi)建的一系列代碼靜態(tài)檢查機(jī)制在生成System Verilog代碼的同時(shí)，保證了代碼質(zhì)量，也降低了RTL設(shè)計(jì)的專(zhuān)業(yè)化程度，有利于提高團(tuán)隊(duì)的整體工作質(zhì)量和競(jìng)爭(zhēng)力。
　　 提出了名為FGRX的細(xì)粒度可復(fù)用設(shè)計(jì)方法，并給出了基于XMLSchema的實(shí)現(xiàn)方式，為SoC的重量

3、級(jí)復(fù)用場(chǎng)景和基于平臺(tái)(Platform-based)的SoC設(shè)計(jì)提供了可靠的解決方案。FGRX方法通過(guò)細(xì)化可復(fù)用對(duì)象的粒度，擴(kuò)大了可復(fù)用對(duì)象的范圍，是對(duì)現(xiàn)有可復(fù)用設(shè)計(jì)方法學(xué)的擴(kuò)充。它通過(guò)自動(dòng)構(gòu)造原語(yǔ)級(jí)描述編譯器，以靜態(tài)檢查的手段保證復(fù)用規(guī)則的可靠實(shí)施。FGRX方法通過(guò)定義轉(zhuǎn)換規(guī)則，封裝了冗余代碼，自動(dòng)同步了各個(gè)生成文件的內(nèi)容，從而有效地管理了整個(gè)可復(fù)用設(shè)計(jì)過(guò)程。FGRX的增量設(shè)計(jì)模式可以達(dá)到幾十倍到幾千倍的代碼精簡(jiǎn)，并且整套方法的性能不

4、隨對(duì)象粒度和數(shù)量的變化而變化，具有良好的可縮放性。
　　 提出了名為T(mén)BPM的基于事物數(shù)據(jù)流的架構(gòu)級(jí)性能建模方法，以有向無(wú)環(huán)圖的簡(jiǎn)單結(jié)構(gòu)描述復(fù)雜系統(tǒng)，并設(shè)計(jì)了名為PML的語(yǔ)言作為這種方法的實(shí)現(xiàn)。用PML對(duì)系統(tǒng)進(jìn)行性能建?？梢员荛_(kāi)邏輯描述的復(fù)雜度，快速地完成包括軟件在內(nèi)的SoC系統(tǒng)級(jí)建模用于周期精確的仿真，并且能夠靈活地調(diào)整模型內(nèi)各個(gè)關(guān)鍵元素。設(shè)計(jì)者在系統(tǒng)劃分時(shí)可以快速考慮多種方案，并通過(guò)周期精確的仿真獲取各個(gè)性能數(shù)據(jù)用于量化架構(gòu)

5、評(píng)估。
　　 設(shè)計(jì)了一種與TBPM方法配合使用的離散粒子群算法來(lái)自動(dòng)優(yōu)化架構(gòu)級(jí)性能參數(shù)、探索架構(gòu)設(shè)計(jì)的解空間。通過(guò)擴(kuò)充PML語(yǔ)法，允許設(shè)計(jì)者指定優(yōu)化目標(biāo)、定義參數(shù)取值范圍、指明相應(yīng)的設(shè)計(jì)代價(jià)。算法通過(guò)自動(dòng)構(gòu)造性能模型并通過(guò)周期精確的仿真得出各性能目標(biāo)的實(shí)際值，并結(jié)合模糊邏輯按照設(shè)計(jì)者的偏好和決策權(quán)重找出優(yōu)化的架構(gòu)設(shè)計(jì)方案。PML作為問(wèn)題描述的過(guò)渡層，分離了性能模型、性能目標(biāo)和優(yōu)化算法三個(gè)部分，從而把各個(gè)部分模塊化，便入引入更多優(yōu)

6、化算實(shí)現(xiàn)。在粒子群優(yōu)化算法中采用互補(bǔ)振蕩參數(shù)控制方式，能使算法在架構(gòu)參數(shù)優(yōu)化問(wèn)題中快速逼近優(yōu)化解，縮短解空間探查時(shí)間。結(jié)合OWA算子的可行解綜合考量，把高維度向量的Pareto排序簡(jiǎn)化為標(biāo)量排序，極大地簡(jiǎn)化了算法的復(fù)雜度，并且有效地結(jié)合了設(shè)計(jì)者的決策權(quán)重，讓設(shè)計(jì)者可自由地調(diào)節(jié)優(yōu)化傾向，找出不同性質(zhì)的優(yōu)化解?；跀?shù)據(jù)庫(kù)管理系統(tǒng)和群集運(yùn)算環(huán)境的粒子算法實(shí)現(xiàn)，很好地處理了各個(gè)程序組件之間的異步通信問(wèn)題，也能夠根據(jù)部署環(huán)境，充分利用運(yùn)算資源，具