SoC頂層驗證平臺和優(yōu)化驗證方法研究.pdf

1、　　隨著集成電路技術的快速發(fā)展，工藝特征尺寸不斷減小，產(chǎn)品的性能不斷提高，在單一芯片上實現(xiàn)全部系統(tǒng)功能的SoC設計技術也已經(jīng)逐漸走向成熟。通過仿真建模實現(xiàn)SoC設計和驗證是目前的主流方法，隨著SoC設計規(guī)模的增加，頂層建模與驗證問題日益成為設計者關注的焦點。本文研究了SoC頂層建模與驗證的方法以及相關配置環(huán)境的實現(xiàn)技術，并對IP有限狀態(tài)機和SoC有限狀態(tài)機優(yōu)化驗證問題進行了分析討論，此外本文還研究了操作級驗證方法中功能覆蓋率的優(yōu)化問題。

2、　　本論文首先對如何構建多層次混合語言SoC建模和驗證平臺進行了討論，分析了新型建模和驗證語言SystemC的使用方法和特點，討論了其通道建模方法在SoC頂層建模和驗證方面的優(yōu)勢。本論文完成了多層次混合語言SoC平臺配置環(huán)境的構建工作，討論了平臺環(huán)境的劃分方法及其實現(xiàn)過程。實際仿真結果說明SystemC語言作為一種新型硬件設計語言，在多層次混合語言SoC平臺中可以與其他硬件設計語言(HDL)混合使用，進而實現(xiàn)對系統(tǒng)的預設計和預驗證。

3、　　本論文對有限狀態(tài)機驗證問題進行了研究。論文使用圖論方法首先分析了在IP有限狀態(tài)機對應的有向圖中構建Euler路徑的方法及其適用的情況，同時提出了一種使用數(shù)學規(guī)劃方法優(yōu)化解決該問題方法。該優(yōu)化方法針對初始結點是出度點的IP有限狀態(tài)機特點提出并且經(jīng)過了理論證明。同時對于IP有限狀態(tài)機驗證來說，該優(yōu)化方法簡單實用、易于實現(xiàn)?！　≡跇嫿‥uler路徑對IP有限狀態(tài)機優(yōu)化驗證問題討論的基礎上，本論文進一步研究了在有限狀態(tài)機中構建Euler回

4、路的方法及其適用的情況。構造Euler回路的方法適用于初始結點是入度點和平衡點的IP有限狀態(tài)機，同時該方法也解決了SoC有限狀態(tài)機優(yōu)化驗證問題。本論文提出了一種利用IP有限狀態(tài)機優(yōu)化驗證結果來對SoC有限狀態(tài)機進行優(yōu)化驗證的方法。該優(yōu)化方法可用于指導SoC設計過程中對IP有限狀態(tài)機和SoC有限狀態(tài)機的設計和驗證，同時也可以作為分析有限狀態(tài)機問題的EDA工具的一個組成部分?！　”菊撐淖詈笸ㄟ^研究操作級設計和驗證方法的技術特點，提出了一種