基于UVM的層次化驗(yàn)證平臺(tái)研究.pdf

1、隨著片上系統(tǒng)芯片復(fù)雜度和集成度的提高，芯片的驗(yàn)證也面臨著巨大的挑戰(zhàn)。UVM作為業(yè)界最新且被廣泛應(yīng)用的驗(yàn)證方法學(xué)，很大程度上提高了驗(yàn)證效率。然而在現(xiàn)有的UVM驗(yàn)證平臺(tái)中，驗(yàn)證組件與DUT緊耦合，導(dǎo)致驗(yàn)證組件的可重用性較差;另一方面，UVM transaction的定義使用了Field-Automation機(jī)制，調(diào)用路徑過(guò)長(zhǎng)，增加了測(cè)試用例的仿真時(shí)間。為此，引入了公用庫(kù)的概念，以串行總線協(xié)議驗(yàn)證為例，采用層次化建模的方法設(shè)計(jì)了可重用的公用庫(kù)

2、，通過(guò)重寫(xiě)虛函數(shù)的方法對(duì)傳統(tǒng)的transaction定義進(jìn)行改進(jìn)。本文的研究工作和創(chuàng)新點(diǎn)如下:
　　1.分析了串行總線協(xié)議的共性，提出了一種面向多標(biāo)準(zhǔn)串行總線的硬件設(shè)計(jì)架構(gòu)，通過(guò)軟件配置實(shí)現(xiàn)多種串行外設(shè)接口協(xié)議，基于對(duì)該設(shè)計(jì)規(guī)范的理解，提取了驗(yàn)證功能點(diǎn)。
　　2.針對(duì)現(xiàn)有驗(yàn)證平臺(tái)的缺陷，提出了層次化的公用庫(kù)設(shè)計(jì)。層次化的公用庫(kù)是基于驗(yàn)證平臺(tái)的重用層級(jí)和內(nèi)容來(lái)進(jìn)行管理和建模，主要包括:事務(wù)級(jí)建模、組件級(jí)建模、功能級(jí)建模和UVC

3、級(jí)建模。相比于原有的驗(yàn)證平臺(tái)，公用庫(kù)的設(shè)計(jì)提高了驗(yàn)證組件的可重用性，縮短了驗(yàn)證平臺(tái)的開(kāi)發(fā)周期。
　　3.針對(duì)仿真時(shí)間長(zhǎng)的缺陷，提出了改進(jìn)的transaction定義。改進(jìn)的transaction定義沒(méi)有宏體的聲明，并根據(jù)協(xié)議內(nèi)容重寫(xiě)相應(yīng)的虛函數(shù)。相比于原有的transaction定義，改進(jìn)的transaction定義減少了過(guò)長(zhǎng)的路徑調(diào)用，重寫(xiě)的虛函數(shù)代碼量少，沒(méi)有冗余代碼的執(zhí)行，提高了仿真效率。
　　本文基于公用庫(kù)和改進(jìn)的t