基于UVM的顯示控制輸入模塊驗(yàn)證平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著芯片功能集成度越來(lái)越高，面對(duì)眾多集成的IP，前期IP RTL級(jí)功能驗(yàn)證對(duì)保證整個(gè)芯片設(shè)計(jì)正確性以及縮短設(shè)計(jì)周期所發(fā)揮的作用越來(lái)越顯著。然而，傳統(tǒng)的驗(yàn)證方法，由于其結(jié)構(gòu)的擴(kuò)展性和復(fù)用性較差，劣勢(shì)已愈顯突出，而以SystemVerilog語(yǔ)言為基礎(chǔ)，結(jié)合先進(jìn)的驗(yàn)證思想已經(jīng)成為驗(yàn)證方法學(xué)研究的主流方向。在這些驗(yàn)證方法學(xué)當(dāng)中，UVM驗(yàn)證方法學(xué)以其較高的可擴(kuò)展和可復(fù)用性而被IC設(shè)計(jì)公司廣泛采用。
　　圖形處理器（GPU）的顯示控制輸入模

2、塊的主要功能是通過(guò)VGA接口接收輸入的視頻數(shù)據(jù)，處理有效視頻數(shù)據(jù)后發(fā)送至存儲(chǔ)控制模塊進(jìn)行緩存，隨后顯示控制輸出模塊讀取視頻數(shù)據(jù)，進(jìn)行處理并輸出顯示。采用傳統(tǒng)直接驗(yàn)證法驗(yàn)證顯示控制輸入模塊時(shí)，難以對(duì)實(shí)際工作中的幀數(shù)據(jù)和故障進(jìn)行有效的建模，并且對(duì)驗(yàn)證結(jié)果正確性分析非常復(fù)雜。此外，采用傳統(tǒng)直接驗(yàn)證法驗(yàn)證效率較低，而且驗(yàn)證覆蓋率難以保證。因此，為了提高驗(yàn)證覆蓋率、縮短驗(yàn)證工作周期，采用更先進(jìn)的驗(yàn)證方法非常有必要。
　　針對(duì)上述問(wèn)題，本論文

3、基于UVM驗(yàn)證方法學(xué)理論規(guī)劃顯示控制輸入模塊驗(yàn)證方案，搭建基于UVM的驗(yàn)證環(huán)境。本驗(yàn)證平臺(tái)重新設(shè)計(jì)平臺(tái)架構(gòu)，增加與display_env并列的cpu_env環(huán)境，該環(huán)境用來(lái)在仿真開(kāi)始時(shí)配置DUT以及參考模型中相關(guān)寄存器的初始值。驗(yàn)證組件較通用UVM驗(yàn)證組件有眾多的功能優(yōu)化和增加，在事物級(jí)建模方面，實(shí)現(xiàn)三種TLM建模，分別用于激勵(lì)產(chǎn)生，寄存器初始值配置以及數(shù)據(jù)對(duì)比；在vi_driver中，使用任務(wù)實(shí)現(xiàn)按TV或VESA時(shí)序驅(qū)動(dòng)數(shù)據(jù)；在vi_

4、modle中，利用SystemVerilog語(yǔ)言編寫(xiě)YCbCr轉(zhuǎn)RGB函數(shù)，TV時(shí)序轉(zhuǎn)VESA時(shí)序函數(shù)以及行緩沖錯(cuò)誤處理函數(shù)等，從而實(shí)現(xiàn)RTL功能完全模擬；在vi_scoreboard中，實(shí)現(xiàn)非同步對(duì)比，誤差容錯(cuò)機(jī)制以及對(duì)比結(jié)果出錯(cuò)停止功能。
　　驗(yàn)證過(guò)程中完整地提取顯示控制輸入模塊功能點(diǎn)，實(shí)現(xiàn)抽象事物級(jí)建模，編寫(xiě)大量復(fù)雜的sequence和覆蓋率收集代碼，從而實(shí)現(xiàn)對(duì)該模塊的功能點(diǎn)完全仿真驗(yàn)證。驗(yàn)證過(guò)程共找到多處RTL功能錯(cuò)誤，最