基于UVM的PCIe協(xié)議IP的驗(yàn)證.pdf

1、近年來(lái)數(shù)字集成電路高速發(fā)展，其復(fù)雜程度越來(lái)越高，工藝要求也日益苛刻，隨之而來(lái)的是驗(yàn)證工作越來(lái)越重，傳統(tǒng)驗(yàn)證方式遠(yuǎn)不能滿足業(yè)界對(duì)驗(yàn)證工作時(shí)間和質(zhì)量的要求，所以驗(yàn)證方法學(xué)快速發(fā)展，UVM(Universal Verification Methodology)作為業(yè)界最新且被廣泛應(yīng)用的驗(yàn)證方法學(xué)，很大程度提高了驗(yàn)證效率。
　　PCIe作為總線接口中最為廣泛應(yīng)用的高速接口，在計(jì)算機(jī)顯卡設(shè)備、主板、網(wǎng)卡等設(shè)備上都已集成，相比傳統(tǒng)的PCI接口

2、，PCIe接口傳輸速度大幅度增加，最新一代的PCIe接口最高傳輸速度能夠達(dá)到8GT/s，其性能的提高也使得它的相關(guān)設(shè)計(jì)與驗(yàn)證工作更加繁重。
　　本論文的驗(yàn)證目標(biāo)是一個(gè) PCIe總線協(xié)議的 IP核，在了解設(shè)計(jì)的基礎(chǔ)上，利用UVM驗(yàn)證方法學(xué)，搭建了該IP核的驗(yàn)證平臺(tái)，通過(guò)功能點(diǎn)覆蓋、覆蓋率收集等方式達(dá)到了驗(yàn)證要求。
　　本論文對(duì)PCIe協(xié)議進(jìn)行了分析，給出了待測(cè)IP核設(shè)計(jì)的功能與構(gòu)成，并分析得出了功能測(cè)試點(diǎn)。依據(jù)UVM的架構(gòu)，設(shè)