基于Magellan和UVM驗(yàn)證方法的研究及應(yīng)用.pdf

1、功能驗(yàn)證是SoC(System-on-Chip)設(shè)計(jì)流程中最復(fù)雜、最耗時(shí)的環(huán)節(jié)，平均約占整個芯片研發(fā)周期的56％，再加上芯片上市需求的緊迫性，驗(yàn)證己成為芯片設(shè)計(jì)中的瓶頸。傳統(tǒng)的功能驗(yàn)證方法存在驗(yàn)證周期長、驗(yàn)證平臺可重用性差、自動化水平低和bug定位難等問題。
　　針對這些問題，本文以SoC芯片SEP611B的研發(fā)為平臺，研究UVM(UniversalVerificationMethodology)驗(yàn)證方法學(xué)和Magellan斷言形

2、式驗(yàn)證在提高驗(yàn)證效率和質(zhì)量方面的機(jī)制和效果。本文分析比較兩種驗(yàn)證方法的優(yōu)缺點(diǎn)和適用范圍，得出兩者具有互補(bǔ)性，可采用UVM進(jìn)行動態(tài)仿真驗(yàn)證，并采用Magellan驗(yàn)證時(shí)序規(guī)則，以彌補(bǔ)動態(tài)仿真的不足。本文以SEP611B中DDR控制器為驗(yàn)證案例，根據(jù)其功能特點(diǎn)設(shè)計(jì)驗(yàn)證方案，搭建驗(yàn)證平臺，開發(fā)帶約束的隨機(jī)向量、覆蓋率模型、axi_master_agent、scoreboard等驗(yàn)證組件，對DDR控制器進(jìn)行功能仿真驗(yàn)證和覆蓋率完備性分析，并從可

3、重用性、驗(yàn)證時(shí)間、覆蓋率和自動化程度方面比較傳統(tǒng)驗(yàn)證方法和UVM仿真驗(yàn)證的驗(yàn)證效率和質(zhì)量，在驗(yàn)證DDR控制器多host_port同時(shí)有讀寫請求的響應(yīng)時(shí)序規(guī)則時(shí)，發(fā)現(xiàn)仿真驗(yàn)證該功能點(diǎn)工作量較大且繁瑣耗時(shí)。由于Magellan斷言形式驗(yàn)證適合驗(yàn)證時(shí)序規(guī)則，而該功能點(diǎn)主要涉及DDR控制器的仲裁，本文對arbiter進(jìn)行Magellan斷言形式驗(yàn)證，搭建驗(yàn)證環(huán)境，開發(fā)斷言特性和輸入約束，并使用AEP功能自動提取特性，分析驗(yàn)證結(jié)果和驗(yàn)證效率。

4、r>　　驗(yàn)證結(jié)果表明，與傳統(tǒng)驗(yàn)證方法相比，UVM驗(yàn)證組件可重用、支持在testcase中修改驗(yàn)證平臺的參數(shù)使得可重用性提高47.3％;結(jié)合帶約束的隨機(jī)激勵和覆蓋率技術(shù)可節(jié)省testcase的開發(fā)時(shí)間和提高驗(yàn)證的全面性，驗(yàn)證效率提高16％，覆蓋率提高11％;結(jié)合Magellan形式驗(yàn)證可以解決UVM仿真驗(yàn)證時(shí)序規(guī)則存在難度的問題，發(fā)現(xiàn)arbiter的性能瓶頸，Magellan的AEP功能和驗(yàn)證環(huán)境簡單易搭建縮短驗(yàn)證周期，驗(yàn)證效率提高9.6