基于VMM驗(yàn)證方法學(xué)的SPI模塊級(jí)驗(yàn)證平臺(tái)的研究.pdf

1、隨著集成電路的規(guī)模及復(fù)雜度不斷增大，數(shù)字電路驗(yàn)證的工作量也隨之增加。相對(duì)于設(shè)計(jì)而言驗(yàn)證技術(shù)的發(fā)展速度較慢，傳統(tǒng)的驗(yàn)證方法已經(jīng)無(wú)法滿足目前驗(yàn)證工作的需要，功能驗(yàn)證已成為限制設(shè)計(jì)水平的重要因素。所以，研究新的、高效率的、可復(fù)用的、易維護(hù)的驗(yàn)證方法具有相當(dāng)重要的意義。
　　在驗(yàn)證需求的推動(dòng)下，VMM（Verification Methodology Manual）驗(yàn)證方法學(xué)隨之出現(xiàn)。VMM以SystemVerilog作為語(yǔ)言基礎(chǔ)，既吸收

2、了面向?qū)ο蟮木幊谭椒?，同時(shí)又具有硬件描述語(yǔ)言對(duì)集成電路的適應(yīng)性。本文對(duì)這種新型的驗(yàn)證方法學(xué)進(jìn)行了深入的研究，根據(jù)VMM驗(yàn)證方法學(xué)的特點(diǎn)，搭建起一個(gè)自動(dòng)化的、可復(fù)用的、更加完備的、具有更高效率的驗(yàn)證環(huán)境。通過(guò)對(duì)SPI（Serial Peripheral Interface）工作協(xié)議和模塊設(shè)計(jì)要求的分析，提取出完備的驗(yàn)證功能點(diǎn)?；谶@些驗(yàn)證功能點(diǎn)，建立了完全對(duì)應(yīng)的功能覆蓋率組。在驗(yàn)證過(guò)程中以功能覆蓋率作為導(dǎo)向，以此來(lái)判斷驗(yàn)證工作的完成度。根

3、據(jù)驗(yàn)證功能點(diǎn)，編寫(xiě)了與之對(duì)應(yīng)的測(cè)試用例。驗(yàn)證過(guò)程采用直接測(cè)試與隨機(jī)測(cè)試相結(jié)合的方法，產(chǎn)生大量的、感興趣的激勵(lì)來(lái)驅(qū)動(dòng)待測(cè)模塊，使待測(cè)設(shè)計(jì)能夠在各種預(yù)想的情境下運(yùn)行，確保了驗(yàn)證工作的完備性，加速了覆蓋率的收集過(guò)程。使用受約束的隨機(jī)化方法，提高了驗(yàn)證平臺(tái)的自動(dòng)化程度，增加了對(duì)邊界情況的命中幾率。使用了計(jì)分板、斷言等自動(dòng)化工具進(jìn)行驗(yàn)證，提高了驗(yàn)證效率。建立了用來(lái)與待測(cè)設(shè)計(jì)進(jìn)行通信的參考模型，該模型能夠按照SPI協(xié)議,在多種傳輸模式下向DUT發(fā)送

4、或接收指定格式的數(shù)據(jù)。使用VCS軟件進(jìn)行仿真，DVE軟件進(jìn)行波形檢查，并對(duì)仿真結(jié)果進(jìn)行了全面分析，分析覆蓋率報(bào)告中的問(wèn)題，確保待測(cè)設(shè)計(jì)符合設(shè)計(jì)要求，完成了待測(cè)模塊的功能驗(yàn)證工作。
　　本文主要研究了VMM驗(yàn)證方法學(xué)的特點(diǎn)與優(yōu)勢(shì)，并以此為理論基礎(chǔ)，進(jìn)行SPI控制器模塊級(jí)驗(yàn)證平臺(tái)的搭建。在驗(yàn)證平臺(tái)中創(chuàng)建了待測(cè)設(shè)計(jì)的功能覆蓋率組，建立了符合協(xié)議規(guī)范的參考模型，實(shí)現(xiàn)了數(shù)據(jù)的自動(dòng)比較功能，共開(kāi)發(fā)了14條測(cè)試用例，16條斷言語(yǔ)句，并實(shí)現(xiàn)了功能