驗(yàn)證方法學(xué)在LDPC譯碼器驗(yàn)證運(yùn)用中的研究.pdf

1、隨著集成電路設(shè)計(jì)規(guī)模的不斷增長(zhǎng)和功能復(fù)雜度的不斷增加，驗(yàn)證尤其是功能性驗(yàn)證已經(jīng)成為制約設(shè)計(jì)效率提高的一個(gè)瓶頸。據(jù)統(tǒng)計(jì)，目前驗(yàn)證作為IC設(shè)計(jì)的一部分，已經(jīng)占到設(shè)計(jì)工作量的70％。提高功能性驗(yàn)證的效率并同時(shí)減少其工作量的方法就是，在功能性驗(yàn)證中采用新的驗(yàn)證方法學(xué)，并且使用基于新的方法學(xué)上的驗(yàn)證技術(shù)。
　　 本文討論了斷言驗(yàn)證思想，約束隨機(jī)的激勵(lì)產(chǎn)生方式以及事務(wù)模型的層次化驗(yàn)證模型，提出了基于事務(wù)的斷言驗(yàn)證平臺(tái)的設(shè)計(jì)方案。文中使用了s

2、ynopsys公司的VCS驗(yàn)證工具、openvera驗(yàn)證語(yǔ)言和斷言驗(yàn)證語(yǔ)言O(shè)VA(openvera assertions)。論文的主要工作和取得的成果如下：
　　 1.介紹了功能驗(yàn)證的幾種主要方法和當(dāng)前的發(fā)展方向；討論了斷言驗(yàn)證的理論基礎(chǔ)和斷言的語(yǔ)法實(shí)現(xiàn)。確定了斷言監(jiān)控器的兩種數(shù)據(jù)類型，并定義斷言描述方式。提出了兩種事務(wù)層次斷言監(jiān)控器的實(shí)現(xiàn)方法：基于有限狀態(tài)機(jī)的監(jiān)控器模塊和基于總線(協(xié)議)的監(jiān)控器模塊。
　　 2.結(jié)合定

3、向測(cè)試、約束隨機(jī)激勵(lì)的思想和DD模型提出常規(guī)激勵(lì)的生成方式和針對(duì)斷言目標(biāo)屬性的測(cè)試?yán)杉夹g(shù)。
　　 3.采用事務(wù)驗(yàn)證的思想實(shí)現(xiàn)基于事務(wù)庫(kù)模式的事務(wù)處理器。結(jié)合事務(wù)處理器和斷言監(jiān)控器模塊提出了使用層次化模型、基于事務(wù)的斷言驗(yàn)證平臺(tái)的實(shí)現(xiàn)方案。并詳細(xì)規(guī)劃了平臺(tái)中各個(gè)層次，以及層次中每個(gè)功能模塊。
　　 4.分析了LDPC的幾種譯碼算法的實(shí)現(xiàn)過(guò)程和譯碼性能。詳細(xì)討論了采用efficient編碼算法和歸一化的BP算法，在窄帶高