基于VMM的二級Cache的設(shè)計及驗證.pdf

1、隨著集成電路（IC:Integrated Circuit）行業(yè)的不斷發(fā)展，芯片設(shè)計規(guī)模不斷增大，功能也越來越復(fù)雜，使得驗證的難度和重要性日益增大，如今驗證已成為芯片開發(fā)周期的瓶頸。為縮短芯片開發(fā)周期，如何提高芯片的驗證質(zhì)量和效率已經(jīng)成為行業(yè)關(guān)注的重點。本文對當(dāng)前流行的驗證技術(shù)進行了分析并指出傳統(tǒng)驗證方法學(xué)的缺點。因此學(xué)習(xí)和掌握一種高級驗證方法學(xué)的技巧對提高芯片驗證的效率與質(zhì)量很有必要。
　　本文研究的內(nèi)容是設(shè)計一款L2Cache芯

2、片，并對L2Cache進行功能驗證。L2Cache（Last-Level Cache：二級高速緩存）是計算機體系結(jié)構(gòu)中連接主存和L1Cache（一級高速緩存）的緩存單元，負責(zé)實現(xiàn)L1與主存的數(shù)據(jù)的緩存與傳輸功能，是計算機的重要組成部分。本文在對已有部分主流處理器的L2Cache的功能特點和結(jié)構(gòu)特性的調(diào)研和分析的基礎(chǔ)之上，制定L2Cache的設(shè)計規(guī)范。在對L2Cache的RTL（Register Transfer Level：寄存器傳輸級

3、）設(shè)計環(huán)節(jié)，根據(jù)芯片的設(shè)計規(guī)范和L2Cache的功能要求，首先編寫了設(shè)計模塊的詳細設(shè)計方案，確定接口信號和內(nèi)部寄存器；然后按照詳細的設(shè)計方案進行RTL編碼。以芯片設(shè)計規(guī)范為標(biāo)準(zhǔn)，提取功能點和創(chuàng)建功能覆蓋率模型，指導(dǎo)下一步功能驗證工作。
　　通過對當(dāng)今業(yè)界流行的VMM（Verification Methodology Manual）驗證方法學(xué)的學(xué)習(xí)和理解，在標(biāo)準(zhǔn)的VMM驗證架構(gòu)之上，利用SystemVerilog高級硬件驗證語言，搭

4、建了L2Cache的驗證平臺，并開發(fā)測試用例，本文使用Snopsys公司的VCS仿真器進行功能仿真驗證。仿真過程中同時使用了覆蓋率驅(qū)動的驗證、可約束隨機測試和定向測試（直接測試）三者相結(jié)合的驗證技術(shù)，以代碼覆蓋率、功能覆蓋率衡量驗證工作的進展，共同完成了驗證工作。文章最后給出并分析了所驗證芯片的代碼覆蓋率和功能覆蓋率報告，并對驗證過程中發(fā)現(xiàn)設(shè)計中存在Bug進行分類統(tǒng)計。最后，對本設(shè)計的驗證平臺進行復(fù)用性研究，本文復(fù)用在具有同等接口協(xié)議的