多FPGA驗證平臺的SoC邏輯劃分方法及應用.pdf

1、隨著SoC和IP核技術的推廣，邏輯驗證已成為芯片設計領域的一個主要難題。許多案例中，芯片的邏輯驗證團隊規(guī)模甚至超過邏輯設計團隊。軟件仿真技術作為目前最常見的邏輯驗證方法，其靈活性值得肯定，但具有驗證規(guī)模小、效率低等致命缺陷。FPGA硬件驗證技術可提供優(yōu)良的驗證準確性和高效性，多FPGA驗證技術可實現(xiàn)對大規(guī)模芯片的邏輯驗證。
　　本論文致力于運用多PFGA驗證平臺搭建芯片設計的原型系統(tǒng)，以實現(xiàn)大規(guī)模SoC芯片的邏輯驗證。通過敘述So

2、C和IP核復用技術為芯片驗證帶來規(guī)模上挑戰(zhàn)和機遇，展開了芯片驗證方法的敘述，討論軟硬件方法存在的問題。我們重點介紹了FPGA的驗證方法，并致力于解決多PFGA原型驗證系統(tǒng)中存在的兩大關鍵問題:SoC邏輯劃分和多FPGA芯片互連。本文經(jīng)過邏輯模塊樹提取和資源需求分析后，設計了邏輯劃分算法，算法的時間復雜度為O(n)。邏輯劃分算法實現(xiàn)中，運用現(xiàn)有EDA軟件進行資源信息提取，以XML文件進行邏輯模塊樹的記錄，最終依據(jù)算法結果指導RTL代碼修改