多FPGA驗(yàn)證平臺的SoC邏輯劃分方法及應(yīng)用.pdf

1、隨著SoC和IP核技術(shù)的推廣，邏輯驗(yàn)證已成為芯片設(shè)計(jì)領(lǐng)域的一個主要難題。許多案例中，芯片的邏輯驗(yàn)證團(tuán)隊(duì)規(guī)模甚至超過邏輯設(shè)計(jì)團(tuán)隊(duì)。軟件仿真技術(shù)作為目前最常見的邏輯驗(yàn)證方法，其靈活性值得肯定，但具有驗(yàn)證規(guī)模小、效率低等致命缺陷。FPGA硬件驗(yàn)證技術(shù)可提供優(yōu)良的驗(yàn)證準(zhǔn)確性和高效性，多FPGA驗(yàn)證技術(shù)可實(shí)現(xiàn)對大規(guī)模芯片的邏輯驗(yàn)證。
　　本論文致力于運(yùn)用多PFGA驗(yàn)證平臺搭建芯片設(shè)計(jì)的原型系統(tǒng)，以實(shí)現(xiàn)大規(guī)模SoC芯片的邏輯驗(yàn)證。通過敘述So

2、C和IP核復(fù)用技術(shù)為芯片驗(yàn)證帶來規(guī)模上挑戰(zhàn)和機(jī)遇，展開了芯片驗(yàn)證方法的敘述，討論軟硬件方法存在的問題。我們重點(diǎn)介紹了FPGA的驗(yàn)證方法，并致力于解決多PFGA原型驗(yàn)證系統(tǒng)中存在的兩大關(guān)鍵問題:SoC邏輯劃分和多FPGA芯片互連。本文經(jīng)過邏輯模塊樹提取和資源需求分析后，設(shè)計(jì)了邏輯劃分算法，算法的時間復(fù)雜度為O(n)。邏輯劃分算法實(shí)現(xiàn)中，運(yùn)用現(xiàn)有EDA軟件進(jìn)行資源信息提取，以XML文件進(jìn)行邏輯模塊樹的記錄，最終依據(jù)算法結(jié)果指導(dǎo)RTL代碼修改