基于MCU和CAN控制器的SOC片上系統(tǒng)設計.pdf

1、在嵌入式系統(tǒng)快速發(fā)展的今天，小型智能的嵌入式設備已經(jīng)逐步滲透到工業(yè)控制、大眾生活娛樂、醫(yī)療和軍事等社會領域的各個方面。而嵌入式系統(tǒng)是基于VLSI大規(guī)模集成電路技術(shù)發(fā)展的基礎上，它必須以CPU、DSP、SOC等高性能處理器為依托。當前嵌入式系統(tǒng)開發(fā)，尤其是對國內(nèi)的設計者來說，嵌入式系統(tǒng)的設計方法還是主要停留在板級電子系統(tǒng)設計方法的層次。隨著近幾年以超深亞微米VDSM工藝和知識產(chǎn)權(quán)IP核復用技術(shù)為支撐，片上系統(tǒng)SOC的引入即將導致嵌入式系統(tǒng)

2、的設計方法變革。
　　 本設計針對在汽車電子和工控領域廣泛流行的CAN總線控制設備，有別于一般MCU+CAN控制器+CAN收發(fā)器的板級電子設備開發(fā)方法，創(chuàng)新提出并實現(xiàn)了集成MCU和CAN協(xié)議控制器的SOC片上系統(tǒng)設計，將其命名為OC8051。本設計難點在于：架構(gòu)上要實現(xiàn)在一塊芯片系統(tǒng)內(nèi)包含8-bit MCU的同時還要兼容CAN總線控制器以及他們之間的互連；功能上通過Wishbone總線實現(xiàn)微處理器控制和CAN通訊的功能。采用Ve

3、riloge硬件描述語言對SOC片上系統(tǒng)進行設計，用QuartusⅡ9.1集成開發(fā)環(huán)境對設計文檔進行編譯，管腳分配，配置下載，仿真調(diào)試，改進了靜態(tài)時序分析STA的方法并針對本設計在TimeQuest下進行了時序約束的優(yōu)化配置，用事務級驗證方法學設計Testbench，以現(xiàn)場可編程門陣列Cyclone系列FPGA Ep2C70F896C6N為實驗平臺，在Modelsim SE仿真環(huán)境和Canalyst分析儀中驗證其系統(tǒng)功能。經(jīng)驗證本系統(tǒng)能

4、實現(xiàn)CAN總線控制系統(tǒng)的basicCAN和pelican兩種模式通訊控制功能。
　　 由于目標是低功耗的SOC片上系統(tǒng)設計，所以OC8051最大可能地減少所用的器件，體積小、功耗低是本設計的最大優(yōu)勢，特別適用于對嵌入式系統(tǒng)體積空間有限制的工業(yè)環(huán)境。布局布線時最小化了導線的傳輸延遲，有更好的EMI/EMC效果。用硬件實現(xiàn)CAN傳輸協(xié)議，簡化了部分通訊協(xié)議的軟件編程，減輕了CPU的負擔，從而實時性更強。由于采用片內(nèi)設計，相較于板級系