版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、CAN是控制器局域網(wǎng)絡(Controller Area Network,CAN)的簡稱,是當前工業(yè)系統(tǒng)上應用較多、前景較好的串行通信總線協(xié)議之一,通常應用于汽車工控儀器之間的數(shù)據(jù)傳遞和交互,具有及時傳遞、配置靈活、可信度高、傳播速率高等特性,它使得汽車中各個分立的數(shù)字部件之間能夠進行通信。
本文設計一個基于CAN2.0A協(xié)議的CAN總線控制器軟IP核,并將其集成到MIPS微處理器(Microcontroller Unit,MC
2、U)中。首先分析了CAN總線的協(xié)議和電氣規(guī)范;在此基礎之上參考現(xiàn)有的獨立CAN總線控制器系統(tǒng)架構,采用“自頂向下”的設計方法,將CAN控制器的功能劃分成各功能子模塊,主要包括寄存器模塊、接口模塊、位數(shù)據(jù)流模塊、錯誤管理模塊和位時序模塊等,并基于GSMC0.18μm CMOS工藝完成全定制電路設計;并使用Verilog HDL硬件描述語言對各功能模塊電路進行描述,實現(xiàn)了CAN總線控制器接收/發(fā)送過程中的位時序、錯誤檢測、報文構造/分解等功
3、能設計;隨后采用Cadence Simvision仿真軟件工具對所設計的模塊進行功能仿真與結果分析。最后利用Xilinx ISE集成開發(fā)軟件將CAN總線控制器程序編譯成位流文件下載到FPGA中,并與已投產的STM32片內CAN總線控制器模塊、CAN分析儀組成三個CAN節(jié)點,使其相互通信實現(xiàn)FPGA原型驗證。測試結果表明所設計的CAN總線控制器達到了CAN2.0A協(xié)議要求,工作頻率可達3MHz,在3MHz工作頻率下功耗為62.7mW,位速
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- CAN總線控制器的設計與驗證.pdf
- 64位MIPS微處理器的模塊設計和FPGA驗證.pdf
- 32位MIPS微處理器內存管理單元的設計和驗證.pdf
- 多核處理器中目錄控制器的設計與實現(xiàn).pdf
- 基于片上網(wǎng)絡多核處理器設計與協(xié)同驗證.pdf
- Garfield系列處理器的NAND控制器設計.pdf
- 基于ARM處理器的無功補償控制器設計.pdf
- 基于MIPS處理器的TPM安全芯片設計.pdf
- 基于mips多周期微處理器的設計與實現(xiàn)
- 多核網(wǎng)絡處理器片上總線的設計與驗證.pdf
- 基于Nios Ⅱ處理器的VGA控制器的設計與實現(xiàn).pdf
- 網(wǎng)絡處理器中的DDR SDRAM控制器的設計與實現(xiàn).pdf
- 應用于PowerPC處理器的乘法器設計與驗證.pdf
- 基于VerilogHDL語言的CAN控制器功能驗證.pdf
- VGA控制器的設計與驗證.pdf
- 網(wǎng)絡處理器驗證平臺的設計.pdf
- SoC芯片中CAN總線控制器的研究與驗證.pdf
- 網(wǎng)絡處理器中多核共享SDRAM控制器的研究與設計.pdf
- RISC眾核處理器的功能驗證與片上調試.pdf
- 網(wǎng)絡處理器中多核共享QDR SRAM控制器的研究與設計.pdf
評論
0/150
提交評論