版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、在網(wǎng)絡(luò)系統(tǒng)中,數(shù)據(jù)的處理是一項非常重要的任務(wù),為達(dá)到高速協(xié)議處理和包處理,高性能的網(wǎng)絡(luò)核心網(wǎng)絡(luò)處理器出現(xiàn)了。微引擎核是網(wǎng)絡(luò)處理器的通信核心部件之一,是影響網(wǎng)絡(luò)處理器性能的關(guān)鍵因素。網(wǎng)絡(luò)處理器中微引擎采用同構(gòu)多核的結(jié)構(gòu),多個同構(gòu)微引擎間的仲裁器對于微引擎處理網(wǎng)絡(luò)數(shù)據(jù)包的效率有決定性的影響,研究設(shè)計網(wǎng)絡(luò)處理器微引擎仲裁器的仲裁機制具有重要的研究意義和應(yīng)用價值。 本文從理論上分析了網(wǎng)絡(luò)處理器結(jié)構(gòu)、分類、技術(shù)原理和應(yīng)用。研究了微引擎的工
2、作原理和功能特點,闡釋了微引擎內(nèi)部傳輸寄存器、通用寄存器、五級流水線等核心模塊功能特點和關(guān)鍵技術(shù)。 網(wǎng)絡(luò)處理器XDNP中6個同構(gòu)的微引擎與外部接口電路通信時占用共享命令總線,本文提出了微引擎間總線仲裁器的協(xié)議規(guī)范和模塊框架結(jié)構(gòu),設(shè)計了總線仲裁器的有限狀態(tài)機,提出了仲裁器仲裁算法中關(guān)鍵的輪優(yōu)機制,進而解決了同構(gòu)微引擎總線爭用的問題。完成了狀態(tài)機RTL級的代碼編寫和邏輯綜合。 驗證的主要任務(wù)是保證設(shè)計與功能描述相符合,本文完
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 網(wǎng)絡(luò)處理器微引擎中寄存器文件設(shè)計研究.pdf
- 網(wǎng)絡(luò)處理器中PCI總線的應(yīng)用與驗證.pdf
- 多核網(wǎng)絡(luò)處理器片上總線的設(shè)計與驗證.pdf
- 網(wǎng)絡(luò)處理器驗證平臺的設(shè)計.pdf
- 網(wǎng)絡(luò)處理器中包分類引擎設(shè)計.pdf
- 網(wǎng)絡(luò)處理器分組轉(zhuǎn)換引擎PTE的研究與設(shè)計.pdf
- 多核網(wǎng)絡(luò)處理器總線協(xié)議設(shè)計與實現(xiàn).pdf
- 基于網(wǎng)絡(luò)處理器的包分類引擎設(shè)計與實現(xiàn).pdf
- 網(wǎng)絡(luò)數(shù)據(jù)處理器驗證技術(shù).pdf
- XDNP網(wǎng)絡(luò)處理器快速總線接口FBI設(shè)計與實現(xiàn).pdf
- 網(wǎng)絡(luò)處理器系統(tǒng)中SDRAM控制器電路設(shè)計與仲裁優(yōu)化研究.pdf
- 基于片上網(wǎng)絡(luò)多核處理器設(shè)計與協(xié)同驗證.pdf
- 網(wǎng)絡(luò)處理器快速總線接口中哈希單元的設(shè)計與研究.pdf
- 基于網(wǎng)絡(luò)處理器的介質(zhì)交換控制總線接口研究與設(shè)計.pdf
- 多網(wǎng)網(wǎng)關(guān)中基于網(wǎng)絡(luò)處理器的微引擎軟件設(shè)計與實現(xiàn).pdf
- 網(wǎng)絡(luò)處理器高帶寬數(shù)據(jù)總線接口模塊設(shè)計研究.pdf
- 網(wǎng)絡(luò)處理器RISC引擎關(guān)鍵技術(shù)研究.pdf
- 微處理器驗證方法研究.pdf
- 媒體處理器的設(shè)計和驗證研究.pdf
- 基于FPGA的網(wǎng)絡(luò)協(xié)議處理器設(shè)計及驗證.pdf
評論
0/150
提交評論