基于正交拉丁碼的存儲器抗多位翻轉(zhuǎn)設(shè)計(jì).pdf

1、由于集成電路工藝的不斷進(jìn)步，半導(dǎo)體器件尺寸的持續(xù)縮小，存儲器中相鄰存儲單元間距離變得越來越近，由一次輻射事件所引發(fā)的多位翻轉(zhuǎn)（Multiple Bit Upset, MBU）明顯增加，MBU將對存儲器可靠性產(chǎn)生嚴(yán)重的影響。有效地實(shí)現(xiàn)存儲器抗多位翻轉(zhuǎn)已經(jīng)成為SRAM加固技術(shù)的研究熱點(diǎn)。
　　本文在深入研究不同工藝尺寸存儲器中多位翻轉(zhuǎn)特性的基礎(chǔ)上，從多位錯誤修正碼和錯誤修正碼構(gòu)造技術(shù)兩個角度出發(fā)，利用正交拉丁碼(Orthogonal

2、Latin Square，OLS)獨(dú)有的結(jié)構(gòu)與模塊性，結(jié)合存儲器故障安全的設(shè)計(jì)思想，給出了一套基于正交拉丁碼的存儲器抗多位翻轉(zhuǎn)加固設(shè)計(jì)方案。
　　首先，本文基于OLS碼的模塊性基礎(chǔ)上，構(gòu)造了兩種編碼。一種是具有糾正多位翻轉(zhuǎn)能力的OLS碼；另一種是在一位翻轉(zhuǎn)糾正能力的OLS碼基礎(chǔ)上對其進(jìn)行結(jié)構(gòu)優(yōu)化，實(shí)現(xiàn)了糾正兩位連續(xù)翻轉(zhuǎn)的修正碼。其次，進(jìn)行了兩種錯誤修正編碼的編碼器和譯碼器設(shè)計(jì)。然后，利用邏輯預(yù)測技術(shù)對所設(shè)計(jì)的編譯碼器實(shí)現(xiàn)了并發(fā)錯誤

3、檢測電路設(shè)計(jì)。最后實(shí)現(xiàn)故障安全存儲器的整體設(shè)計(jì)與版圖設(shè)計(jì)。
　　通過建立基于Memory-Compiler存儲器模型的存儲器多位翻轉(zhuǎn)故障注入平臺，實(shí)現(xiàn)了對存儲器抗多位翻轉(zhuǎn)加固設(shè)計(jì)的功能驗(yàn)證，并通過建立數(shù)學(xué)模型，采用存儲器平均失效時間(Mean Time to Failure,MTTF)作為指標(biāo)對加固的存儲器進(jìn)行可靠性評估，分別在SMIC180nm和SMIC90nm工藝條件下對加固電路進(jìn)行綜合與芯片的版圖設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明，本文所提