基于增益單元的抗輻射嵌入式存儲器研究.pdf

1、在空間環(huán)境中，高能粒子入射到半導體材料中產(chǎn)生大量電子-空穴對，引發(fā)總劑量效應和單粒子效應，使電子系統(tǒng)時刻面臨輻射效應的威脅。單粒子效應使電子系統(tǒng)中的數(shù)據(jù)發(fā)生錯誤，導致控制系統(tǒng)和整個航天器發(fā)生故障。在航天器的電子系統(tǒng)中，占據(jù)芯片大部分面積的嵌入式存儲器受單粒子效應的影響最為嚴重，是最脆弱的器件。
　　當前基于6T SRAM單元的嵌入式存儲器的抗輻射加固普遍會導致存儲器面積的大幅增加，最終使得電子系統(tǒng)的面積和成本大幅增加。另一方面，由

2、于6T SRAM單元讀寫操作的比率特性，其數(shù)據(jù)穩(wěn)定性隨工藝的發(fā)展而迅速下降。傳統(tǒng)的基于6T SRAM單元的抗輻射嵌入式存儲器存在明顯的不足。本文基于增益單元結構，對抗輻射嵌入式存儲器進行了深入研究，取得的主要成果如下。
　　首先，提出一種基于增益單元的抗總劑量效應(TID)和單粒子閂鎖(SEL)加固的4P eDRAM單元。通過對增益單元的特性分析以及TID效應和SEL效應的原理的分析，提出一種新的抗TID/SEL加固的嵌入式存儲單

3、元。對4P eDRAM單元進行了詳細的分析，采用高閾值(H-VT)寫訪問管技術、負字線電壓技術(NWL)、差分結構和電壓上拉技術(VBT)來改進存儲單元的讀寫性能和數(shù)據(jù)保持時間。該存儲單元與邏輯兼容，可以采用標準CMOS工藝，具有較好的存儲性能和較小的存儲單元面積。
　　其次，提出雙模冗余(DMR)和列向比特間隔(CDBI)相結合的抗單粒子翻轉(SEU)和多位翻轉(MCU)的加固技術。通過對4P eDRAM單元的SEU特性和MCU

4、特性的研究，提出采用DMR技術對4P eDRAM單元實現(xiàn)抗DMR加固。研究了DMR加固后的HGC eDRAM單元的MCU特性，提出CDBI技術使HGC eDRAM單元中的二個子單元在物理上隔離，實現(xiàn)抗MCU加固。仿真結果證實，HGC eDRAM單元能夠在線性能量傳輸值(LET)為120 MeV?cm2/mg的單粒子效應下，依然能夠讀出正確的數(shù)據(jù)，實現(xiàn)良好的抗SEU和MCU性能。對HGC eDRAM單元以及傳統(tǒng)的基于6T SRAM單元的抗

5、輻射加固方案進行了對比分析，結果表明HGC eDRAM單元能夠實現(xiàn)良好的抗輻射加固性能，同時具有較小的存儲單元面積。
　　第三，提出一種降低刷新功耗的自適應刷新周期(ARP)控制系統(tǒng)。研究了 HGC eDRAM的靜態(tài)功耗和刷新功耗，根據(jù)溫度和訪問特性對 HGC eDRAM單元數(shù)據(jù)保持時間的影響，提出一種基于Replica技術的ARP控制系統(tǒng)。采用ARP控制系統(tǒng)，存儲器在高溫下以較高的頻率進行刷新，在低溫下以較低的頻率進行刷新，降低

6、了HGC eDRAM的刷新功耗。在65oC以下溫度，相比于傳統(tǒng)的固定刷新頻率的方法，將刷新功耗降低99.72％。同時，ARP控制系統(tǒng)實現(xiàn)較低的探測誤差和較小的探測功耗。
　　最后，提出一種基于分段交錯的隱式刷新方法。為了解決傳統(tǒng)的刷新方法導致外部訪問產(chǎn)生較大的延遲，以及訪問帶寬可用率下降的問題，提出一種分段交錯的隱式刷新方法。分段交錯的刷新方法避免了外部訪問和內部刷新的沖突，使外部訪問能實時進行，降低了刷新周到的訪問延遲，同時將訪