基于BIST的嵌入式存儲器可測性設(shè)計算法研究.pdf

1、隨著超大規(guī)模集成電路(VLSI)技術(shù)的不斷成熟，芯片的集成度正按照摩爾定律的速度持續(xù)提高，芯片的測試問題已成為制約整個行業(yè)發(fā)展的瓶頸。在當(dāng)前芯片的設(shè)計中，嵌入式存儲器所占的比重越來越大，因此對嵌入式存儲器的測試和診斷也顯得越來越重要。目前，從故障類型、測試設(shè)備及測試成本等方面考慮，用內(nèi)建自測試(BIST)技術(shù)對嵌入式存儲器進(jìn)行測試是普遍采用的方法。 本文從研究系統(tǒng)芯片的可測試性設(shè)計理論出發(fā)，對可測性設(shè)計中的內(nèi)建自測試方法作了更為

2、深入的研究，并對該領(lǐng)域的研究情況進(jìn)行了介紹。在此基礎(chǔ)之上，本文分析了嵌入式存儲器內(nèi)建自測試技術(shù)的相關(guān)理論和方法，包括其故障模型與測試算法，重點剖析了March測試算法，并在已有算法的基礎(chǔ)上設(shè)計出了一種改進(jìn)型的March測試算法——March-TBA。該算法通過增加六步讀(寫)操作，不但覆蓋了更多的測試過程中可區(qū)分的故障類型，增強(qiáng)了故障診斷能力，而且減少了測試所需要的時間。最后，利用ModelSim仿真軟件進(jìn)行實驗仿真，將得出的實驗數(shù)據(jù)與