嵌入式靜態(tài)隨機存儲器BIST IP核自動生成研究.pdf_第1頁
已閱讀1頁，還剩63頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、BIST(Built-In Self-Test,內建自測試)作為一種可以全速測試的DFT(Design For Testability,可測性設計)解決方案被廣泛的應用于SOC(System On a Chip,片上系統(tǒng))中嵌入式存儲器的測試。傳統(tǒng)的存儲器測試算法由于算法復雜度高、故障覆蓋率低而逐漸被March測試算法所替代。March測試算法和BIST構成嵌入式存儲器測試的解決方案。由于TTM(Time To Market,量產時間)

2、和TTV(Time To Volume,上市時間)的需求,SOC的開發(fā)周期必須縮短,同樣DFT設計周期也要縮短。ESRAM(Embedded SRAM,嵌入式靜態(tài)隨機存儲器)BIST IP核如果能夠自動生成,必然加快SOC DFT的開發(fā)周期。
　　本文在詳細研究SRAM故障模型和March測試算法的基礎上,提出了一種基于指令的ESRAM BIST控制器。為了在生產階段進行診斷測試,ESRAM BIST控制器提供一個DEBUG測試接

3、口并增加故障捕獲功能,能夠輸出故障地址和故障數據。根據這種ESRAM BIST控制器,設計了一個ESRAM BIST IP核自動生成系統(tǒng)。自動生成系統(tǒng)可以根據用戶定義的ESRAM和March測試算法,自動編譯生成其BIST IP軟核。
　　驗證結果表明:這種ESRAM BIST IP核自動生成系統(tǒng)基本達到使用化的程度,對國內DFT EDA(Electronic Design Automatic,電子設計自動化)領域的發(fā)展具有積極意

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論