版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、隨著微電子技術(shù)的發(fā)展,嵌入式存儲器的設(shè)計在半導(dǎo)體設(shè)計中占據(jù)了很重要的一個分支。而隨著半導(dǎo)體工藝的不斷等比例縮小,嵌入式存儲器呈現(xiàn)出更高集成度、更快速、更低功耗的發(fā)展趨勢。而且目前數(shù)字設(shè)計的硅片中近80%面積用于存儲芯片,SRAM占各種存儲器總額的比重也不斷提高。SRAM作為半導(dǎo)體存儲器中的一類重要產(chǎn)品,在計算機(jī)、通信、多媒體等高速數(shù)據(jù)交換系統(tǒng)中得到了廣泛的應(yīng)用。因此,對靜態(tài)隨機(jī)讀寫存儲器進(jìn)行深入研究具有深遠(yuǎn)的意義。SRAM的低功耗和快速
2、的數(shù)據(jù)存取的特點(diǎn)已經(jīng)使其發(fā)展勢頭強(qiáng)勁,同時SRAM集成的各種系統(tǒng)芯片也發(fā)展迅速。所以,在目前狀況下,深亞微米下高速低功耗GRAM的研究理所當(dāng)然地成為了數(shù)字集成電路領(lǐng)域中的研究熱點(diǎn)之一。
本文第一章首先講述了半導(dǎo)體存儲器的分類,闡述了各種不同類型的存儲器的特點(diǎn)和工作原理。第二章進(jìn)行了SRAM的體系結(jié)構(gòu)分析,詳細(xì)說明了存儲陣列以及靈敏放大器、SRAM的譯碼電路和控制電路等外圍電路的結(jié)構(gòu)及設(shè)計方法,并總結(jié)優(yōu)缺點(diǎn),進(jìn)行比較。第三章詳細(xì)
3、分析了GRAM基本存儲單元的組成結(jié)構(gòu)及電路模式,說明了SRAM六管單元的工作原理,根據(jù)公式及仿真結(jié)果選擇并確定六個存儲管的W/L值,還分析了SRAM存儲單元的靜態(tài)噪聲容限(SNM)及SRAM的功耗。以六管單元為基礎(chǔ),設(shè)計了一種高速低功耗的GRAM,工藝采用TSMC90nm工藝。而且根據(jù)需要設(shè)計了靈敏放大器、譯碼器等外圍電路,并對靈敏放大器做了詳細(xì)分析。還設(shè)計了一些具有特定功能的模塊電路。最后給出了整個電路的仿真結(jié)果。第四章從最優(yōu)化的角度
4、,對版圖的整體布局(floor-plan)、信號線布局(signal-plan)、外圍電路布局等做出了具體的分析與設(shè)計,為了確保版圖質(zhì)量,進(jìn)行實際版圖設(shè)計的時候盡量采用了模塊和走線對稱的方式,并給出了整個設(shè)計的版圖。本文設(shè)計的SRAM容量為64K,讀出時間為3ns,寫入時間1ns,廣泛應(yīng)用在二級緩存中,已經(jīng)準(zhǔn)備tapeout。
設(shè)計中采用了一些塊選擇信號,對存儲陣列進(jìn)行了分塊設(shè)計,靈敏放大器采用了經(jīng)典鎖存型的設(shè)計方法,譯碼器采
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 90nm CMOS SRAM位單元工藝、版圖設(shè)計及低功耗實現(xiàn)的研究.pdf
- 65nm工藝高性能低功耗SRAM研究與實現(xiàn).pdf
- 基于65nm CMOS工藝高速低功耗SAR ADC的研究與設(shè)計.pdf
- 90nm SRAM光刻技術(shù)引入與改進(jìn).pdf
- 高速低功耗SRAM研究和設(shè)計.pdf
- 高速、低功耗SRAM分析與設(shè)計.pdf
- 基于RFID系統(tǒng)的高速低功耗SRAM設(shè)計.pdf
- 深亞微米高速低功耗SRAM的設(shè)計.pdf
- 1Mb高速低功耗SRAM的設(shè)計.pdf
- 高速低功耗嵌入式SRAM的設(shè)計.pdf
- 高速低功耗雙端口CMOS SRAM的設(shè)計.pdf
- 低功耗0.18μcmos工藝高速41復(fù)接器設(shè)計研究
- 基于90nm工藝的PDK開發(fā).pdf
- 高速低功耗嵌入式SRAM的設(shè)計研究.pdf
- 高速低功耗嵌入式SRAM研究與設(shè)計.pdf
- 90nm MOSFET結(jié)構(gòu)和工藝優(yōu)化.pdf
- 嵌入式SRAM的高速、低功耗設(shè)計及優(yōu)化.pdf
- 基于65nm技術(shù)平臺的低功耗嵌入式SRAM設(shè)計.pdf
- 高速低功耗4M Bits SRAM的設(shè)計與研究.pdf
- 基于數(shù)據(jù)保持電壓的低功耗SRAM設(shè)計.pdf
評論
0/150
提交評論