基于AMBA總線高速低功耗AES信息安全芯片設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著信息技術(shù)的發(fā)展，信息安全變得日益重要，同時(shí)密碼分析水平、芯片處理能力也不斷地進(jìn)步，目前廣泛使用的DES算法的安全強(qiáng)度已經(jīng)不能滿足新的應(yīng)用要求，所以研究與實(shí)現(xiàn)新的加密標(biāo)準(zhǔn)AES(Advanced Encryption Standard)算法具有重要的現(xiàn)實(shí)意義。
　　 首先，本文分析了AES算法的加密流程和解密流程的基本變換和步驟，討論了加密解密算法整合的方法以及密鑰擴(kuò)展的基本原理。
　　 其次，本文提出了高速低功耗AE

2、S芯片的設(shè)計(jì)方案并且對(duì)該方案進(jìn)行了實(shí)現(xiàn)，對(duì)設(shè)計(jì)結(jié)果進(jìn)行了仿真、綜合與驗(yàn)證、布局布線。為了設(shè)計(jì)具有高速數(shù)據(jù)處理能力的AES，本文提出采用輪內(nèi)流水線與輪外流水線相結(jié)合的混合流水線的加密解密結(jié)構(gòu)，設(shè)計(jì)的AES核的最高工作頻率為125MHz，此時(shí)數(shù)據(jù)吞吐量可以高達(dá)2466.3mbps，高于絕大多數(shù)已知AES核的數(shù)據(jù)處理速度。另外，為了實(shí)現(xiàn)硬件低功耗，本文經(jīng)過分析采用了等效解密算法，從而在整體架構(gòu)的設(shè)計(jì)上將加密與解密模塊進(jìn)行了整合共用；在此基礎(chǔ)上

3、，對(duì)AES算法的各個(gè)主要變換都以低功耗設(shè)計(jì)為目標(biāo)，比如在字節(jié)替換時(shí)采用復(fù)合域變換的設(shè)計(jì)方法，在列混合部分采用字節(jié)級(jí)設(shè)計(jì)等，最終實(shí)現(xiàn)的AES的等效門數(shù)為102.1K，和已知的各種方案設(shè)計(jì)出的AES核比較，達(dá)到了極大降低芯片功耗的目的。綜合以上兩個(gè)方面的考慮，本文最終設(shè)計(jì)出了一款高速、低功耗的AES芯片。
　　 再次，本文根據(jù)AMBA總線的協(xié)議，為AES核設(shè)計(jì)了基于AHB總線的接口轉(zhuǎn)換模塊，該接口轉(zhuǎn)換模塊的功能是進(jìn)行AES核與AHB