已閱讀1頁，還剩69頁未讀， 繼續(xù)免費(fèi)閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、臺(tái)式誤碼儀體積龐大、無法實(shí)現(xiàn)集成測(cè)試，論文研究了用于VXI總線集成測(cè)試系統(tǒng)的E1誤碼測(cè)試技術(shù)及其FPGA實(shí)現(xiàn)，具有重要的工程應(yīng)用價(jià)值。
論文首先論述了誤碼測(cè)試原理，給出基于VXI總線技術(shù)及虛擬儀器開發(fā)模式的集成測(cè)試系統(tǒng)誤碼測(cè)試方案。以國際標(biāo)準(zhǔn)和國家標(biāo)準(zhǔn)為依據(jù)，分析了各部分硬件電路原理，完成了模擬部分電路參數(shù)計(jì)算。儀器主要由電源供電、時(shí)鐘產(chǎn)生、VXI總線接口、E1接口、FPGA控制、繼電器控制等功能電路構(gòu)成。
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- e1數(shù)據(jù)誤碼測(cè)試儀補(bǔ)充說明
- 伽利略E1信號(hào)同步技術(shù)研究和實(shí)現(xiàn).pdf
- e1通信芯片的fpga設(shè)計(jì)
- E1擴(kuò)頻傳輸關(guān)鍵技術(shù)研究.pdf
- 基于FPGA的智能誤碼測(cè)試儀.pdf
- 基于FPGA的多E1反向復(fù)用芯片的設(shè)計(jì)及實(shí)現(xiàn).pdf
- 基于FPGA的Ethernet over E1接口芯片的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 多路E1透明傳輸以太網(wǎng)的技術(shù)研究.pdf
- 基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)與實(shí)現(xiàn).pdf
- e1線路打環(huán)測(cè)試2
- 基于E1傳輸?shù)亩嗦肪W(wǎng)橋交換機(jī)的關(guān)鍵技術(shù)研究.pdf
- 基于FPGA的誤碼率測(cè)試儀設(shè)計(jì).pdf
- 基于FPGA的3G誤碼儀關(guān)鍵技術(shù)研究與仿真.pdf
- 基于E1-SDH數(shù)字傳輸信道的誤碼測(cè)試系統(tǒng)的研究.pdf
- 基于FPGA的信道誤碼測(cè)試儀設(shè)計(jì)與實(shí)現(xiàn).pdf
- FPGA測(cè)試技術(shù)研究.pdf
- 基于BIST的SRAM型FPGA測(cè)試技術(shù)研究.pdf
- 基于FPGA的特殊測(cè)試波形發(fā)生技術(shù)研究.pdf
- 基于FPGA的殉爆試驗(yàn)測(cè)試技術(shù)研究.pdf
- 以太網(wǎng)交換架構(gòu)路由器中基于FPGA的E1接口設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論