IP軟核驗證方法研究.pdf

1、隨著科技的發(fā)展，集成電路復(fù)雜度的不斷增加，基于IP核復(fù)用的SoC設(shè)計正逐漸成為集成電路設(shè)計的主流技術(shù)。IP軟核是IP核形式之一，它的靈活性高，在復(fù)雜IC設(shè)計中有很大優(yōu)勢。然而，IP軟核在工程應(yīng)用中，存在很多挑戰(zhàn)。使用高質(zhì)量的IP軟核，可以縮短驗證周期和提高設(shè)計質(zhì)量，反之，可能導(dǎo)致設(shè)計失敗。因此，對IP軟核進(jìn)行驗證，判斷IP軟核的質(zhì)量水平，為IP軟核選擇提供依據(jù)和便利，成為IC設(shè)計的一項重要任務(wù)。 本文研究IP軟核的驗證方法，應(yīng)用

2、傳統(tǒng)的動態(tài)功能驗證對UART進(jìn)行了驗證，研究了時序驗證方法，并舉例討論了這些方法各自的特點；另外，用基于斷言的System Verilog驗證方法，驗證了PCI協(xié)議的軟核，討論了System Verilog驗證方法的特點和在IP軟核驗證中的應(yīng)用；本文還對形式驗證等方法進(jìn)行討論，深入闡述了IP驗證的方法，總結(jié)了各自驗證的優(yōu)點和不足，提出IP軟核驗證在不同方法中的使用。 本文在對各種典型的驗證方法進(jìn)行理論研究的基礎(chǔ)上，還包含了大量的