外部寬帶大幅度Dither技術(shù)在流水線ADC中的研究.pdf

1、流水線型模數(shù)轉(zhuǎn)換器（Pipelined ADC）在轉(zhuǎn)換速度、精度、功耗上有很好的折中而被廣泛的應(yīng)用在無(wú)線通信等領(lǐng)域?？紤]到ADC中各種非理想因素，通過(guò)數(shù)字校準(zhǔn)算法的輔助來(lái)提高ADC的性能成為目前研究的重要方向之一。Dither技術(shù)作為數(shù)字校準(zhǔn)算法的一種，是提高ADC性能的一種關(guān)鍵技術(shù)。
　　本文研究應(yīng)用Dither技術(shù)改善ADC性能，性能的改善主要體現(xiàn)在三個(gè)方面：第一個(gè)方面提高ADC的有效分辨率，使得ADC能夠分辨低于1LSB的輸

2、入信號(hào)；第二個(gè)方面提高ADC的SFDR，應(yīng)用Dither技術(shù)降低ADC中的諧波分量從而提高了ADC的SFDR；第三個(gè)方面改善ADC的DNL總誤差。
　　設(shè)計(jì)Dither算法的驗(yàn)證方案，以及驗(yàn)證方案中需要在FPGA上進(jìn)行數(shù)字處理的模塊，主要包括下面四個(gè)模塊：寬帶Dither產(chǎn)生模塊、PN序列碼延遲模塊、數(shù)字減法器模塊以及數(shù)字濾波器模塊。
　　在Matlab/Simulink下搭建一個(gè)12位流水線型ADC誤差模型，以該誤差模型作

3、為目標(biāo)ADC，搭建外部寬帶大幅度Dither結(jié)構(gòu)并進(jìn)行行為級(jí)仿真，Dither的加入使得ADC的SFDR從76.79dB提高到82.07dB，信噪比下降1.6dB，Dither技術(shù)在改善SFDR的同時(shí)會(huì)降低 ADC的信噪比，同時(shí)發(fā)現(xiàn)這種結(jié)構(gòu)存在著三點(diǎn)缺陷——Dither幅度受限的缺陷、DAC要求很高的缺陷以及不能精確的去除加入的PN序列的缺陷。針對(duì)Dither幅度受限這個(gè)缺陷提出了基于信號(hào)幅度的自適應(yīng)Dither結(jié)構(gòu)，仿真結(jié)果表明這種結(jié)