高速高精度流水線ADC中采樣保持電路的設(shè)計(jì).pdf_第1頁(yè)
已閱讀1頁(yè),還剩60頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、隨著無(wú)線通信技術(shù)和圖像處理技術(shù)等領(lǐng)域的發(fā)展,對(duì)高速、高精度模數(shù)轉(zhuǎn)換器(ADC)的需求日益迫切,由于流水線(Pipelined)ADC能夠同時(shí)達(dá)到較高的速度和精度,因而在設(shè)計(jì)中越來(lái)越多地被采用。作為高速高精度Pipelined ADC的重要單元,采樣保持(S/H)電路一直是研究者十分關(guān)注的內(nèi)容,其信號(hào)的建立精度和建立速度直接影響到整個(gè)ADC的分辨率和轉(zhuǎn)換速率。
   論文設(shè)計(jì)了一款應(yīng)用于14bit100MS/s Pipelined

2、 ADC的采樣保持電路。論文概述了采樣保持電路的基本理論,比較了兩種常用采樣保持電路的優(yōu)缺點(diǎn),并對(duì)采樣保持電路的各種非理想因素進(jìn)行了詳細(xì)的理論分析。論文設(shè)計(jì)了電容翻轉(zhuǎn)式采樣保持電路的總體電路以及兩相非交疊時(shí)鐘、BootStrap開(kāi)關(guān)、運(yùn)算放大器和共模反饋電路等模塊電路。在模塊電路的設(shè)計(jì)中,重點(diǎn)設(shè)計(jì)了運(yùn)算放大器,根據(jù)系統(tǒng)要求建立誤差模型估算出運(yùn)放參數(shù),選擇增益提升折疊共源共柵放大器(GBFCA)作為運(yùn)放的結(jié)構(gòu),通過(guò)對(duì)GBFCA進(jìn)行小信號(hào)分

3、析,完成了高增益高帶寬運(yùn)放的設(shè)計(jì)。通過(guò)對(duì)采樣保持電路進(jìn)行整體前仿真,驗(yàn)證了電路設(shè)計(jì)的正確性。
   論文基于Chartered0.18μm1P6M CMOS混合信號(hào)工藝設(shè)計(jì)了電路的版圖,面積為0.75 mm2。后仿真結(jié)果表明,在100MHz采樣頻率下,當(dāng)輸入頻率為48.73046875MHz的正弦信號(hào)時(shí),得到的SNDR為82.66dB,SFDR為90.48dB,功耗為90mW,結(jié)果顯示設(shè)計(jì)的采樣保持電路完全滿足ADC的系統(tǒng)要求。

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論