基于流水線ADC采樣保持電路的設計.pdf

1、近年來，隨著集成電路(IntegratedCircuit，IC)技術的迅速發(fā)展，模數(shù)轉換器(AnalogDistalConverter，ADC)朝著高速高精度的方向發(fā)展。采樣保持電路用于高速高精度流水線模數(shù)轉換器(PipelineAnalogtoDigitalConverter，PipelineADC)的最前端，采樣保持電路信號精度、建立速度都將在很大程度上對流水線模數(shù)轉換器的性能（如分辨率和轉換速率）產生影響，而分辨率和轉換速率同時也

2、是考量采樣保持電路性能的主要指標，因此采樣保持電路的設計是PipelineADC系統(tǒng)設計的一個非常重要的環(huán)節(jié)。本文基于TSMC（臺積電）0.18μmCMOS工藝，研究和設計了適用于輸入信號范圍為1V，分辨率為10bit，轉換速率為50MHz流水線模數(shù)轉換器的采樣保持電路。
　　 論文首先介紹了國內外采樣保持電路的研究情況，重點介紹了幾種常見模擬數(shù)字轉換器的類型，已經國外幾家公司的幾個典型產品，然后介紹了采樣保持電路的工作原理、性

3、能指標和誤差來源，接著分別針對采樣保持電路的各個關鍵模塊做了詳細的研究和分析?；趯Σ蓸颖３值纳钊胙芯亢吞接?，最終所確定的采樣保持電路的設計方案如下:1、整體采樣保持電路的結構采用的是全差分的電容翻轉式結構，這主要是因為全差分結構具有很多優(yōu)點:可以很好地抑制來自襯底的共模噪聲，功耗比較低，并且電容翻轉型結構的采樣保持電路沒有電容匹配的問題，所以就不會產生由于電容的不匹配而引起的增益誤差，降低了非線性誤差引入的失真，其缺點是版圖更復雜，且

4、需要共模反饋電路來穩(wěn)定輸出共模電平;2、采樣開關采用的是柵壓自舉開關，由于柵壓自舉開關的柵極電壓和源極電壓之差基本保持恒定，所以在一定程度上減小了采樣開關的導通電阻、MOS開關導通電阻的非線性、采樣保持電路的非線性失真;3、作為采樣保持電路核心的運算放大器，我們采用的是全差分增益增強型折疊式共源共柵運算放大器，這種結構的運放能夠很好地滿足采樣保持電路對速度和精度的要求。
　　 最后，我們使用TSMC0.18μmCMOS工藝庫，在