適用于流水線ADC的高速、高精度采樣保持電路的研究與設(shè)計(jì).pdf

1、隨著通信技術(shù)和消費(fèi)類(lèi)電子產(chǎn)品的發(fā)展,模數(shù)轉(zhuǎn)換器在數(shù)字集成電路與模擬集成電路之間的作用更加明顯,其廣泛應(yīng)用于數(shù)字視頻、CCD成像、數(shù)字接收等領(lǐng)域。采樣保持電路是流水線ADC中重要的單元,其信號(hào)建立速度和建立精度直接決定了流水線ADC的采樣速度和分辨率。本文基于TSMC0.35μm CMOS工藝,3.3V電源電壓,設(shè)計(jì)了一個(gè)滿足差分輸入信號(hào)范圍為2V,采樣速率為80MHz,分辨率為12位的流水線ADC性能要求的采樣保持電路。
　　論文

2、詳細(xì)討論了流水線 ADC的系統(tǒng)架構(gòu)與系統(tǒng)噪聲和功耗之間的關(guān)系,綜合ADC架構(gòu)、系統(tǒng)功耗、量化噪聲及工藝條件,確定了采樣保持電路的采樣電容大小和負(fù)載電容大小。分析了采樣開(kāi)關(guān)和各種非理想因素對(duì)電路性能的影響,并在此基礎(chǔ)上,設(shè)計(jì)出一個(gè)改進(jìn)時(shí)序的簡(jiǎn)化的雙邊型柵壓自舉采樣開(kāi)關(guān),并對(duì) CMOS開(kāi)關(guān)的導(dǎo)通電阻進(jìn)行了優(yōu)化,提高了采樣保持電路的精度和動(dòng)態(tài)性能。根據(jù)理論分析及工藝水平,確定了采用翻轉(zhuǎn)式采樣保持電路結(jié)構(gòu)。為了保證采樣保持電路的精度,設(shè)計(jì)了一個(gè)

3、增益提高型折疊式共源共柵運(yùn)放,滿足了增益、單位增益帶寬和相位裕度的要求。設(shè)計(jì)了一個(gè)改進(jìn)的無(wú)直流功耗的開(kāi)關(guān)電容共模反饋電路,提高了共模反饋電路的精度和速度。同時(shí)還完成了直流偏置電路和時(shí)鐘產(chǎn)生電路的設(shè)計(jì)。最后完成了采樣保持電路各個(gè)模塊的版圖設(shè)計(jì)。
　　Spectre仿真顯示,采樣保持電路的建立精度為110μV,建立時(shí)間為5.54ns,靜態(tài)功耗為36.96mW。在輸入滿幅度,39.53125MHz正弦波,采樣頻率為80MHz的條件下,得