版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、目前流水線模數轉換器憑借其特有的優(yōu)勢在高速高精度領域中得到了廣泛應用。然而隨著轉換位數的增加以及輸入信號頻率的提高,時鐘信號的抖動特性和占空比性能對模數轉換器的靜態(tài)與動態(tài)性能的影響越來越關鍵,因此設計實現提供穩(wěn)定的50%占空比的低抖動時鐘信號的電路越來越受到研究者的重視。
論文在分析國內外相關電路設計與研究的基礎上,基于延遲鎖相環(huán)原理提出了一種快速鎖定的高精度低抖動CMOS時鐘占空比調制電路。提出的系統(tǒng)電路通過僅對單邊沿的延遲
2、控制來實現調節(jié)輸出時鐘占空比,從而大幅降低了電路復雜度,減少了因對占空比的調制而引入的時鐘抖動。這樣的設計有效的保證了整體ADC的動態(tài)性能,同時也降低了對外部時鐘信號源抖動特性的要求。本文提出新的優(yōu)化電荷泵,減少非理想因素導致的延遲控制電壓紋波以及失配電流,從而保證了輸出時鐘占空比精度。使用啟動電路對系統(tǒng)電路工作狀態(tài)進行初始化,保證了電路的正常工作并有效減少鎖定時間。
論文基于SMIC0.18μm3.3VCMOS工藝設計實現時
3、鐘占空比調制電路及其關鍵模塊,并在此基礎上進行仿真驗證。仿真結果顯示,該占空比調制電路在50~550MHz頻率范圍內占空比10%~90%的輸入時鐘信號,電路在180ns內完成鎖定,輸出精度為50±1%占空比時鐘信號,在250MHz輸入時鐘信號下,通過眼圖分析時鐘抖動峰峰值為640fs,均方根時鐘抖動73fs。并且通過與現有實現的占空比調制電路相比較,論文所提出的電路在鎖定時間、可調輸入時鐘占空比范圍以及輸出占空比精度等方面有一定的優(yōu)勢,
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 用于高速流水線ADC的快速鎖定低抖動時鐘占空間比電路.pdf
- 高速流水線ADC的MDAC電路設計.pdf
- 用于高速高精度流水線ADC的子AD單元電路設計.pdf
- 高性能流水線ADC中時鐘穩(wěn)定電路的設計.pdf
- 高速低電壓流水線ADC設計.pdf
- 低抖動時鐘占空比校準電路的研究與設計.pdf
- 適用于高速低功耗流水線ADC采樣-保持電路的設計研究.pdf
- 快速鎖定的高速低抖動時鐘發(fā)生的研究與設計.pdf
- 高速高精度流水線ADC中采樣保持電路的設計.pdf
- 適用于流水線ADC的高速、高精度采樣保持電路的研究與設計.pdf
- 高速ADC時鐘占空比校準電路的研究與設計.pdf
- 高速高精度流水線型ADC單元電路的研究與設計.pdf
- 基于流水線ADC采樣保持電路的設計.pdf
- 應用于低功耗流水線ADC的關鍵電路設計.pdf
- 多通道高速流水線ADC研究與關鍵電路設計.pdf
- 基于流水線ADC的采樣保持電路的研究.pdf
- 一種高速流水線ADC的研究.pdf
- 12位高速流水線ADC的研究及其關鍵電路設計.pdf
- 用于CCD信號處理器的低抖動快速鎖定可編程多相位時鐘電路.pdf
- 流水線ADC的采樣保持電路及MDAC電路的研究.pdf
評論
0/150
提交評論