基于多比特位每級(jí)的高速高精度流水線ADC設(shè)計(jì).pdf

1、模數(shù)轉(zhuǎn)換器（ADC）是聯(lián)系現(xiàn)實(shí)模擬世界和數(shù)字技術(shù)的橋梁，ADC對(duì)通信、航天航空、醫(yī)療、儀器儀表等電子設(shè)備都起著非常關(guān)鍵的作用。
　　CMOS制造工藝向深亞微米發(fā)展，晶體管尺寸不斷變小，使得數(shù)字芯片的集成度和運(yùn)算能力不斷增強(qiáng)。但是對(duì)于模擬集成電路，變低的電源電壓和變大的晶體管閾值電壓反而增加了電路設(shè)計(jì)難度。模數(shù)轉(zhuǎn)換器往往是系統(tǒng)的瓶頸，限制了整個(gè)系統(tǒng)的速度和精度。流水線型結(jié)構(gòu)是高速高精度ADC的主流選擇，流水線ADC的精度很容易受內(nèi)部

2、電路特性的影響，對(duì)電路的設(shè)計(jì)提出了高要求。
　　多數(shù)流水線ADC采用單比特每級(jí)的結(jié)構(gòu)形式，或者是首級(jí)多比特后續(xù)每級(jí)單比特的結(jié)構(gòu)形式，因而有流水線級(jí)數(shù)過(guò)多，功耗和面積過(guò)大的缺點(diǎn)。針對(duì)這些缺陷，本論文采用多比特位每級(jí)結(jié)構(gòu)，設(shè)計(jì)高速高精度的流水線ADC，研究成果如下：
　　1.減少了流水級(jí)數(shù)量，相對(duì)1.5位每級(jí)結(jié)構(gòu)需要11級(jí)流水，多比特位每級(jí)結(jié)構(gòu)只需要4級(jí)流水。
　　2.低電源電壓下的高速高精度流水線ADC。在1.5V的低電

3、源電壓下，ADC具有12位分辨率、200MSPS的采樣率。輸入正弦測(cè)試信號(hào)，量化數(shù)字輸出的有效位數(shù)達(dá)10.8位。
　　3.較小的芯片面積與功耗。芯片面積為4.0×4.0mm2，功耗約為400毫瓦。
　　4.設(shè)計(jì)高增益高帶寬的運(yùn)算放大器，開環(huán)直流增益為94.54dB，相位裕度48.6o時(shí)的單位增益帶寬為4.94GHz。在MDAC的開關(guān)電容電路中應(yīng)用，快速完成高精度殘差信號(hào)的建立。
　　相對(duì)于市場(chǎng)主流ADC的電源電壓為1.