版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、本文主要研究基于32位開源微處理器OR1200的實時操作系統(tǒng)硬件加速器SoC系統(tǒng)的優(yōu)化設(shè)計及ASIC實現(xiàn),對設(shè)計中的FPGA原型轉(zhuǎn)換方法,邏輯綜合、形式驗證與靜態(tài)時序分析流程,布局布線、電源網(wǎng)絡(luò)分析與設(shè)計方法,時鐘樹的設(shè)計及物理驗證方法做了分析與討論,并在此基礎(chǔ)上完成實時操作系統(tǒng)硬件加速器SoC系統(tǒng)的后端實現(xiàn)工作。
實時操作系統(tǒng)硬件加速器的SoC系統(tǒng),以wishbone總線互連規(guī)范集成開源32位微處理器OR1200、自主研發(fā)的
2、實時操作系統(tǒng)硬件加速器RTA、片外NOR Flash接口、SDRAM控制器、SD卡接口、SPI Master控制器、UART控制器、AES加解密模塊、網(wǎng)絡(luò)接口與GPIO控制器。
在ASIC實現(xiàn)過程中首先完成了基于FPGA的SoC系統(tǒng)原型的優(yōu)化工作,采用二級總線結(jié)構(gòu),從系統(tǒng)架構(gòu)上為系統(tǒng)的低功耗設(shè)計提出解決方案,同時為系統(tǒng)后續(xù)開發(fā)升級提供了更多的應(yīng)用擴(kuò)展接口;在后端物理實現(xiàn)中,形式驗證、動態(tài)仿真、靜態(tài)時序分析相互補(bǔ)充,保證每個階段
3、轉(zhuǎn)化的一致性;在電源網(wǎng)絡(luò)部分,提出采用雙電源環(huán)及雙電源條的策略來進(jìn)行芯片的電源網(wǎng)絡(luò)的具體實施,避免了在物理驗證中DRC對線寬檢查違例的slot修復(fù),提高了系統(tǒng)芯片供電網(wǎng)絡(luò)的穩(wěn)定性。
實時操作系統(tǒng)硬件加速器SoC芯片采用SMIC0.18um1P6M工藝,IO工作電壓3.3V,核心工作電壓1.8V,核心工作頻率100MHz,綜合后芯片規(guī)模約為100萬門,MPW流片面積2.5mmx5mm。芯片從SMIC(中芯國際)成功流片,采用QF
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 高性能硬件加速器的實現(xiàn).pdf
- PNG Decoder硬件加速器的設(shè)計.pdf
- 實時操作系統(tǒng)核心算法的硬件實現(xiàn).pdf
- 實時操作系統(tǒng)任務(wù)調(diào)度算法的硬件實現(xiàn).pdf
- 深亞微米ASIC靜態(tài)時序分析及實現(xiàn).pdf
- 基于SOC的實時操作系統(tǒng)的研究.pdf
- 高能效混合浮點FFT硬件加速器架構(gòu)與VLSI實現(xiàn)研究.pdf
- LTE終端加解密硬件加速器的研究與設(shè)計.pdf
- 基于FPGA的硬件實時操作系統(tǒng)的設(shè)計與實現(xiàn).pdf
- 超深亞微米SOC芯片布局布線實現(xiàn).pdf
- 實時操作系統(tǒng)內(nèi)核研究及中斷管理的硬件實現(xiàn).pdf
- 基于SoC的紅外熱像儀硬件設(shè)計及其操作系統(tǒng)平臺實現(xiàn).pdf
- powerpc下h.264運動估計硬件加速器研究
- 基于FPGA的硬件實時操作系統(tǒng)設(shè)計.pdf
- 基于實時操作系統(tǒng)的任務(wù)調(diào)度算法研究及硬件實現(xiàn).pdf
- 面向多重需求的靈活可配的哈希算法硬件加速器研究.pdf
- 基于硬件加速的異質(zhì)霧化的實時繪制.pdf
- MPEG-4視頻解碼芯片中IDCT硬件加速器的設(shè)計.pdf
- 深亞微米ASIC收斂的可測性設(shè)計研究與實現(xiàn).pdf
- 圖形硬件加速技術(shù)在Android系統(tǒng)中的實現(xiàn)與優(yōu)化.pdf
評論
0/150
提交評論