已閱讀1頁，還剩72頁未讀， 繼續(xù)免費(fèi)閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、集成電路的飛速發(fā)展為科技領(lǐng)域帶來了革命性的促進(jìn)作用，大到航天飛機(jī)太空衛(wèi)星，小到電腦手機(jī)中的處理器都離不開集成電路的支持。對(duì)于消費(fèi)類電子領(lǐng)域，人們?nèi)匀蛔非篌w積更加微小，功能更加強(qiáng)大，耗能更小的產(chǎn)品，這就要求芯片研發(fā)人員設(shè)計(jì)出更小更快更強(qiáng)大的芯片。靜態(tài)時(shí)序分析是為檢測芯片能在指定頻率下正常工作的分析手段，是集成電路后端物理實(shí)現(xiàn)的重點(diǎn)。
本文基于一款45nm先進(jìn)工藝下的數(shù)字模塊后端設(shè)計(jì)出發(fā)，介紹了靜態(tài)時(shí)序分析的概念，面臨的難題，
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 深亞微米下統(tǒng)計(jì)靜態(tài)時(shí)序分析算法研究.pdf
- 深亞微米工藝下簽核（sign-off）靜態(tài)時(shí)序分析方法與研究.pdf
- 深亞微米ASIC收斂的可測性設(shè)計(jì)研究與實(shí)現(xiàn).pdf
- 深亞微米高性能數(shù)字ASIC芯片的后端設(shè)計(jì).pdf
- 深亞微米工藝下的單元時(shí)序建模研究.pdf
- 超深亞微米SRAM靜態(tài)穩(wěn)定性的研究.pdf
- asic時(shí)序約束、時(shí)序分析
- 深亞微米集成電路的互連建模與時(shí)序優(yōu)化.pdf
- 實(shí)時(shí)操作系統(tǒng)硬件加速器SoC系統(tǒng)的深亞微米ASIC實(shí)現(xiàn).pdf
- 超深亞微米SOC芯片布局布線實(shí)現(xiàn).pdf
- 基于28NM工藝ASIC芯片的靜態(tài)時(shí)序分析與優(yōu)化.pdf
- 深亞微米CMOS工藝下版圖效應(yīng)對(duì)標(biāo)準(zhǔn)單元時(shí)序影響的分析與研究.pdf
- 亞微米和深亞微米IC中的ESD保護(hù)結(jié)構(gòu)研究.pdf
- 深亞微米工藝下串?dāng)_優(yōu)化的布線算法分析與實(shí)現(xiàn).pdf
- FPGA靜態(tài)時(shí)序分析的研究與實(shí)現(xiàn).pdf
- 深亞微米抗輻照EEPROM單元及ESD設(shè)計(jì).pdf
- 基于深亞微米設(shè)計(jì)技術(shù)的PCI核研究與實(shí)現(xiàn).pdf
- FPGA的靜態(tài)時(shí)序分析研究與實(shí)現(xiàn).pdf
- 深亞微米靈敏放大器設(shè)計(jì).pdf
- 深亞微米工藝互連線時(shí)延串?dāng)_分析及優(yōu)化設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論