基于FPGA的無(wú)源雷達(dá)互相關(guān)處理器的設(shè)計(jì).pdf

1、無(wú)源雷達(dá)的直通信號(hào)和反射信號(hào)進(jìn)行互相關(guān)運(yùn)算可以檢測(cè)目標(biāo)是否存在,在實(shí)時(shí)探測(cè)下,其運(yùn)算量巨大.該文就如何實(shí)時(shí)完成互相關(guān)運(yùn)算做了比較深入細(xì)致的研究工作.該文結(jié)合FPGA強(qiáng)大的計(jì)算能力以及可編程性,用FPGA搭建了一個(gè)專用互相關(guān)處理器,使其能夠滿足實(shí)時(shí)互相關(guān)計(jì)算.該文從提高運(yùn)算的并行度和優(yōu)化算法兩個(gè)方面對(duì)互相關(guān)算法的實(shí)現(xiàn)進(jìn)行了評(píng)估.首先分析了基于n個(gè)并行slices的方案,該方案充分利用FPGA的硬件資源,在FPGA內(nèi)部搭建32*n(n=1,

2、2…)個(gè)運(yùn)算單元,利用四組寄存器預(yù)裝數(shù)據(jù),輔助SRAM緩存A/D轉(zhuǎn)化而來(lái)的數(shù)據(jù),從而防止計(jì)算過程中運(yùn)算單元的閑置,在高端FPGA芯片上,該方案能夠?qū)崿F(xiàn)采樣頻率為1M,計(jì)算窗口T=32,距離參數(shù)R=32的互相關(guān)計(jì)算.但隨著T和R的提高,所需FPGA的資源也都成線性增加.在優(yōu)化算法方面,我們注意到互相關(guān)運(yùn)算中具有大量重復(fù)的運(yùn)算,利用上一時(shí)刻的運(yùn)算結(jié)果,計(jì)算下一時(shí)刻同一距離上的互相關(guān)值,僅僅需要一次乘法、兩次加法操作,而且它的計(jì)算量不會(huì)隨著R

3、和T的提高隨之增加,這使系統(tǒng)性能的提高成為可能.該文基于FIFO的互相關(guān)運(yùn)算器就是根據(jù)優(yōu)化后的算法實(shí)現(xiàn)的.同基于n個(gè)并行slices的方案相比,它具有易于實(shí)現(xiàn),易于提高探測(cè)精度和探測(cè)距離,基于這些優(yōu)點(diǎn),該文詳細(xì)闡述了基于FIFO的方案.基于FIFO互相關(guān)處理器,包括A/D控制模塊、數(shù)據(jù)預(yù)裝模塊、乘加運(yùn)算模塊、數(shù)據(jù)緩存模塊、FIFO控制模塊等實(shí)現(xiàn)了兩路信號(hào)從A/D采樣到互相關(guān)運(yùn)算,并把計(jì)算結(jié)果送往DSP做進(jìn)一步處理.基于FIFO的方案還具