高精度音頻Σ-△DAC的研究與設(shè)計(jì).pdf

1、Σ-△DAC把過(guò)采樣技術(shù)和Σ-△噪聲整形技術(shù)相結(jié)合,不要求精度高和規(guī)模大的模擬器件就可實(shí)現(xiàn)數(shù)字信號(hào)到模擬信號(hào)之間的轉(zhuǎn)換。作為高性能數(shù)模轉(zhuǎn)換芯片,它已成為DAC研究的熱點(diǎn),其應(yīng)用也從高精度音頻領(lǐng)域擴(kuò)展到測(cè)量及無(wú)線(xiàn)通信等領(lǐng)域。
　　本文研究的是高精度音頻Σ-△DAC調(diào)制技術(shù)。Σ-△DAC主要包括:插值濾波器、Σ-△調(diào)制器和內(nèi)部DAC。其中插值濾波器采用兩個(gè)半帶濾波器,一個(gè)FIR濾波器和一個(gè)積分梳狀濾波器級(jí)聯(lián),實(shí)現(xiàn)128倍過(guò)采樣。并對(duì)濾

2、波器系數(shù)進(jìn)行CSD編碼,避免實(shí)現(xiàn)時(shí)使用乘法器,這樣利于硬件實(shí)現(xiàn),減小規(guī)模。Σ-△調(diào)制器采用四階四位輸出的MASH(2-2)結(jié)構(gòu)。這種結(jié)構(gòu)的調(diào)制器的帶內(nèi)信噪比較高,并對(duì)帶內(nèi)噪聲有很好的抑制作用,最終只需積分器、量化器和加減器就能實(shí)現(xiàn),節(jié)約硬件資源并降低功耗。內(nèi)部4比特DAC轉(zhuǎn)換器采用開(kāi)關(guān)電容技術(shù)完成,通過(guò)數(shù)據(jù)加權(quán)平均法使用15個(gè)電平完成4比特輸出,減少了電容間的失配程度。
　　本文運(yùn)用MATLAB的Simulink環(huán)境中對(duì)插值濾波器

3、和Σ-△調(diào)制器進(jìn)行了系統(tǒng)級(jí)仿真和頻譜分析,Σ-△調(diào)制器輸出信噪比達(dá)到172.1dB,滿(mǎn)足18位數(shù)字信號(hào)所需的精度。然后采用硬件描述語(yǔ)言(HDL)對(duì)電路進(jìn)行描述,通過(guò)QuartusⅡ平臺(tái)進(jìn)行功能仿真,并下載到FPGA器件下進(jìn)行測(cè)試驗(yàn)證,結(jié)果表明,輸入采樣頻率為48kHz,位寬為18位,頻率為12kHz的數(shù)字正弦信號(hào)時(shí),輸出信噪比達(dá)到了111.9dB,滿(mǎn)足18位轉(zhuǎn)換應(yīng)用所需的要求。對(duì)于模擬部分的內(nèi)部DAC設(shè)計(jì),采用0.18-um1P6M N