低資源高速度FIR濾波器設計及其FPGA實現(xiàn).pdf

1、FIR數(shù)字濾波器是一個基本的數(shù)字信號處理功能單元,可實現(xiàn)嚴格線性相位,具有設計靈活、任意幅度響應和穩(wěn)定等優(yōu)點,在語音處理、圖像、雷達及通信等系統(tǒng)中有著廣泛應用。
　　傳統(tǒng)上常用于FIR濾波器實現(xiàn)的硬件平臺MCU、DSP和ASIC,在實際的工程應用中,對信號進行處理時在速度、實時性和靈活性等方面的要求越來越高,而傳統(tǒng)上的一些軟件和硬件實現(xiàn)方式難以同時滿足這幾方面的要求。隨著PLD和EDA技術的發(fā)展,FPGA具有越來越靈活的可編程邏輯

2、,能更方便地實現(xiàn)數(shù)字信號處理的實時性,突破了流水級數(shù)、并行處理等限制,有效利用了片上資源,另外,FPGA還具有可重復的編程能力,大大降低了成本,越來越受到業(yè)界研究者的青睞。
　　本文主要研究FIR濾波器的FPGA實現(xiàn)方法,從開發(fā)方式和算法結構等方面入手,達到提高運行速度、降低資源消耗、提高資源利用率等目的,具體工作如下:
　　1)在掌握FIR濾波器的設計理論和FPGA開發(fā)等知識的基礎上,分別對基于SYSGEN和DA設計FIR

3、濾波器的方法進行了研究,探求最適合于FIR濾波器的FPGA實現(xiàn)方法。
　　2)針對傳統(tǒng)上基于SYSGEN設計FIR濾波器時,存在消耗資源大和運行速度慢及資源利用率低等問題,提出AS型FIR濾波器電路模型,降低系統(tǒng)邏輯資源消耗、提高系統(tǒng)資源利用率及系統(tǒng)運行速度;綜合采用SYSGEN和ISE實現(xiàn)濾波器的模塊化和自動化設計,簡化設計過程,降低實現(xiàn)難度。具體在XC3S500E4f320 FPGA上實現(xiàn)了一系列4到32階的FIR濾波器,實驗

4、結果驗證了方法的有效性。
　　3)利用現(xiàn)有分布式算法在FPGA上實現(xiàn)高階FIR濾波器時,存在資源消耗量過大和運行速度慢等問題,提出一種低資源高速度的高階 FIR濾波器的FPGA實現(xiàn)方法。首先綜合采用多相分解結構、流水線等技術對高階FIR濾波器進行降階處理,然后采用提出的基于二輸入開關和加法器對的分布式算法結構(MA型DA結構)實現(xiàn)降階后的FIR濾波器。利用ISE10.1在Xilinx Xc2vp30-7ff896 FPGA開發(fā)板上