浮點(diǎn)除法器的VLSI結(jié)構(gòu)設(shè)計(jì).pdf

1、隨著應(yīng)用需求的增加，浮點(diǎn)運(yùn)算單元(FPU)廣泛地應(yīng)用于數(shù)字信號(hào)處理、語(yǔ)音圖像處理等領(lǐng)域，由于浮點(diǎn)運(yùn)算帶來(lái)的高精度優(yōu)勢(shì)，浮點(diǎn)單元不可避免的成為CPU中重要組成部分。浮點(diǎn)除法指令在所有浮點(diǎn)指令中占有的比重很小，但是浮點(diǎn)除法對(duì)CPU的總體性能的提升卻是瓶頸。因此，設(shè)計(jì)高性能的浮點(diǎn)除法器成為必然。
　　 本論文主要基于SRT-16除法算法對(duì)雙精度浮點(diǎn)數(shù)除法器進(jìn)行了設(shè)計(jì)，涉及的工作從算法到硬件結(jié)構(gòu)，從模塊設(shè)計(jì)仿真到總體浮點(diǎn)除法器功能仿真驗(yàn)

2、證，現(xiàn)將所做的工作予以總結(jié)，主要包括以下幾個(gè)方面：
　　 1)分析了除法主流算法，根據(jù)設(shè)計(jì)預(yù)期規(guī)定的17拍完成浮點(diǎn)除法運(yùn)算，選定了SRT-16除法算法作為實(shí)現(xiàn)雙精度浮點(diǎn)除法運(yùn)算的首選方法。根據(jù)IEEE-754浮點(diǎn)標(biāo)準(zhǔn)，設(shè)計(jì)了異常處理模塊、舍入模塊。同時(shí)根據(jù)SRT-4除法算法，設(shè)計(jì)并優(yōu)化了SRT-16除法結(jié)構(gòu)，同時(shí)完成了商選擇邏輯模塊、商飛速轉(zhuǎn)換模塊等核心模塊的設(shè)計(jì)及功能仿真。
　　 2)驗(yàn)證采用模擬驗(yàn)證結(jié)合功能覆蓋率驗(yàn)證