已閱讀1頁，還剩65頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、隨著應用需求的增加，浮點運算單元(FPU)廣泛地應用于數(shù)字信號處理、語音圖像處理等領(lǐng)域，由于浮點運算帶來的高精度優(yōu)勢，浮點單元不可避免的成為CPU中重要組成部分。浮點除法指令在所有浮點指令中占有的比重很小，但是浮點除法對CPU的總體性能的提升卻是瓶頸。因此，設(shè)計高性能的浮點除法器成為必然。
本論文主要基于SRT-16除法算法對雙精度浮點數(shù)除法器進行了設(shè)計，涉及的工作從算法到硬件結(jié)構(gòu)，從模塊設(shè)計仿真到總體浮點除法器功能仿真驗
2、證，現(xiàn)將所做的工作予以總結(jié)，主要包括以下幾個方面：
1)分析了除法主流算法，根據(jù)設(shè)計預期規(guī)定的17拍完成浮點除法運算，選定了SRT-16除法算法作為實現(xiàn)雙精度浮點除法運算的首選方法。根據(jù)IEEE-754浮點標準，設(shè)計了異常處理模塊、舍入模塊。同時根據(jù)SRT-4除法算法，設(shè)計并優(yōu)化了SRT-16除法結(jié)構(gòu)，同時完成了商選擇邏輯模塊、商飛速轉(zhuǎn)換模塊等核心模塊的設(shè)計及功能仿真。
2)驗證采用模擬驗證結(jié)合功能覆蓋率驗證
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 64位高速浮點加法器的VLSI實現(xiàn)和結(jié)構(gòu)研究.pdf
- 高性能浮點乘加部件的VISI結(jié)構(gòu)設(shè)計.pdf
- SIFT算法的VLSI結(jié)構(gòu)設(shè)計與實時實現(xiàn).pdf
- HMAC-SHA256算法的VLSI結(jié)構(gòu)設(shè)計.pdf
- 設(shè)計高性能浮點加法器.pdf
- 浮點數(shù)加法器的設(shè)計
- JPEG2000中位平面編碼的VLSI結(jié)構(gòu)設(shè)計.pdf
- 快速浮點加法器的優(yōu)化設(shè)計.pdf
- 矢量量化編碼算法及其VLSI結(jié)構(gòu)設(shè)計的研究.pdf
- 靜止圖像壓縮結(jié)構(gòu)設(shè)計與VLSI實現(xiàn)研究.pdf
- 高速圖像壓縮編碼器的VLSI結(jié)構(gòu)設(shè)計研究.pdf
- 基于提升的離散小波變換VLSI結(jié)構(gòu)設(shè)計與實現(xiàn).pdf
- JPEG2000位平面解碼器VLSI結(jié)構(gòu)設(shè)計.pdf
- MIMo-OFDM系統(tǒng)中的幾個關(guān)鍵算法VLSI結(jié)構(gòu)設(shè)計.pdf
- 32位浮點加法器的優(yōu)化設(shè)計.pdf
- MIMO-OFDM系統(tǒng)中的幾個關(guān)鍵算法的VLSI結(jié)構(gòu)設(shè)計.pdf
- AVS中運動補償?shù)腣LSI硬件體系結(jié)構(gòu)設(shè)計與優(yōu)化.pdf
- MPEG2視頻解碼器關(guān)鍵模塊的VLSI結(jié)構(gòu)設(shè)計.pdf
- 高性能寬帶QAM調(diào)制-解調(diào)器的VLSI結(jié)構(gòu)設(shè)計研究.pdf
- 高性能浮點除法單元的設(shè)計.pdf
評論
0/150
提交評論