混合集成電路測(cè)試板FPGA邏輯設(shè)計(jì).pdf

1、“十一五”期間以來(lái)集成電路產(chǎn)業(yè)已經(jīng)成為國(guó)家的支柱性產(chǎn)業(yè)，而國(guó)內(nèi)的集成電路測(cè)試行業(yè)還遠(yuǎn)遠(yuǎn)落后國(guó)際先進(jìn)水平，作為一項(xiàng)貫穿整個(gè)集成電路生產(chǎn)流程的支撐行業(yè)，測(cè)試行業(yè)需要更強(qiáng)有力的發(fā)展以推動(dòng)國(guó)內(nèi)整個(gè)半導(dǎo)體行業(yè)的進(jìn)步。
　　本文介紹了一種混合信號(hào)集成電路的測(cè)試設(shè)備，該測(cè)試設(shè)備使用上位機(jī)進(jìn)行測(cè)試功能的設(shè)置與測(cè)試結(jié)果的統(tǒng)計(jì)與顯示，上位機(jī)下載測(cè)試矢量和測(cè)試控制指令給測(cè)試板，由測(cè)試板執(zhí)行具體的測(cè)試工作，測(cè)試板由兩個(gè)部分組成，功能測(cè)試和模擬信號(hào)測(cè)試，分

2、別由兩塊FPGA控制相關(guān)測(cè)試工作，為了實(shí)現(xiàn)混合信號(hào)的測(cè)試，兩塊FPGA必須得協(xié)同工作，因此FPGA的邏輯設(shè)計(jì)是該測(cè)試板設(shè)計(jì)的一項(xiàng)重要工作，本文也將對(duì)FPGA的邏輯設(shè)計(jì)相關(guān)內(nèi)容進(jìn)行重點(diǎn)介紹。
　　測(cè)試板主要由系統(tǒng)控制器FPGA、存儲(chǔ)單元、激勵(lì)源、測(cè)試單元及電子管腳組成。在數(shù)字測(cè)試部分，在 FPGA內(nèi)部采用了流水線式的工作模式，有效地提高了功能測(cè)試的最高測(cè)試速度；在直流參數(shù)測(cè)試部分，設(shè)計(jì)了精密測(cè)試單元電路進(jìn)行測(cè)試；在模擬信號(hào)的測(cè)試部分

3、，設(shè)計(jì)一塊16位的低速8通道的模數(shù)轉(zhuǎn)換器和一塊14位的高速模數(shù)轉(zhuǎn)換器以應(yīng)對(duì)不同的測(cè)試要求，高速模擬信號(hào)采集結(jié)果存儲(chǔ)器高達(dá)4M的存儲(chǔ)深度設(shè)計(jì)也滿足大多數(shù)的測(cè)試要求。
　　本文在前兩章簡(jiǎn)要介紹了集成電路測(cè)試的背景以測(cè)試原理，在第三章介紹了測(cè)試儀的總體結(jié)構(gòu)，第四章重點(diǎn)介紹了測(cè)試板上兩塊 FPGA的邏輯設(shè)計(jì)工作，旨在從 FPGA的工作流程上詳細(xì)說(shuō)明測(cè)試工作的測(cè)試原理，第五章簡(jiǎn)要介紹了上位機(jī)軟件的使用，第六章介紹了該測(cè)試儀的一個(gè)測(cè)試案例，最