已閱讀1頁,還剩80頁未讀, 繼續(xù)免費閱讀
版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、 本文討論了實現(xiàn)穩(wěn)定的1bit高階調(diào)制器的方法,并且實現(xiàn)了穩(wěn)定的5階調(diào)制器,其信噪比可以達(dá)到120dB以上。 本論文主要論述基于過采樣和∑-△噪聲整形的16位立體聲音頻DAC的系統(tǒng)設(shè)計及模擬前端結(jié)構(gòu)設(shè)計,它采用∑-△轉(zhuǎn)換技術(shù)來實現(xiàn)90dB的實際信噪比。其中系統(tǒng)設(shè)計包括對調(diào)制器結(jié)構(gòu)的選取,調(diào)制器階數(shù)和過采樣比的確定,穩(wěn)定性分析以及系統(tǒng)零點優(yōu)化等等;模擬前端電路設(shè)計包括CMOS模擬運算放大器的原理及設(shè)計、開關(guān)電容積分器、帶隙基準(zhǔn)源
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 16bit音頻過采樣DAC的FPGA設(shè)計實現(xiàn).pdf
- 過采樣Σ-△音頻DAC數(shù)字部分的設(shè)計與實現(xiàn).pdf
- 高階過采樣delta-sigma DAC設(shè)計.pdf
- 基于過采樣技術(shù)的數(shù)字濾波器的設(shè)計與VLSI實現(xiàn).pdf
- 16位40MHz過采樣∑-△調(diào)制器的設(shè)計.pdf
- 16位Σ-ΔDAC的Σ-Δ調(diào)制器的研究和設(shè)計.pdf
- 可重構(gòu)24bit音頻過采樣DAC的FPGA實現(xiàn)研究.pdf
- 過采樣DAC中數(shù)字濾波器設(shè)計.pdf
- 工業(yè)級16位電流舵DAC的設(shè)計.pdf
- 16位∑-△A-D轉(zhuǎn)換器的設(shè)計及VLSI實現(xiàn).pdf
- 12位低噪聲雙極性DAC電路設(shè)計及物理實現(xiàn).pdf
- 10位500MHz采樣率CMOS DAC的設(shè)計.pdf
- 基于動態(tài)誤差校正的16位200MSPS電流舵DAC設(shè)計.pdf
- 應(yīng)用失配整形技術(shù)的音頻△-∑DAC設(shè)計.pdf
- 12-16位可變輸入DAC芯片設(shè)計與測試.pdf
- 8位高速CMOS DAC的研究和設(shè)計.pdf
- 1024位RSA算法的VLSI實現(xiàn).pdf
- 基于過采樣技術(shù)的Σ-Δ音頻ADC設(shè)計.pdf
- DAC基礎(chǔ)研究及八位DAC的設(shè)計.pdf
- 16-bit低功耗過采樣∑-Δ調(diào)制器的設(shè)計.pdf
評論
0/150
提交評論