基于CGP的數(shù)字電路進(jìn)化算法研究.pdf_第1頁
已閱讀1頁,還剩54頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、演化硬件是一種模擬生物進(jìn)化過程的可進(jìn)化型硬件,是進(jìn)化算法與可編程邏輯器件的有機(jī)結(jié)合,可以根據(jù)周圍環(huán)境的改變來調(diào)整自身的系統(tǒng)功能,具有自適應(yīng)、自組織、自修復(fù)的特性,因而被廣泛應(yīng)用于電子電路系統(tǒng)設(shè)計(jì)中。近年來隨著航空航天事業(yè)的不斷發(fā)展,對(duì)電子電路設(shè)計(jì)的精準(zhǔn)性要求也越來越高,使得硬件的設(shè)計(jì)也越來越復(fù)雜,隨之而來的便是電子電路設(shè)計(jì)中出現(xiàn)的收斂速度慢,難以收斂、進(jìn)化時(shí)間長、不易進(jìn)化大規(guī)模電路等難題,如何有效解決這些問題是國內(nèi)外研究人員亟待解決的問

2、題。
  電路進(jìn)化設(shè)計(jì)是演化硬件的一個(gè)重要應(yīng)用領(lǐng)域,它通過進(jìn)化算法搜索新穎的電路結(jié)構(gòu),以可編程邏輯器件為載體實(shí)現(xiàn)復(fù)雜電路的設(shè)計(jì)。進(jìn)化算法作為演化硬件的理論基礎(chǔ),其性能的好壞對(duì)演化硬件的研究發(fā)展起著決定性的作用。本文從數(shù)字電路進(jìn)化設(shè)計(jì)算法入手,以笛卡爾遺傳規(guī)劃(CGP)為基礎(chǔ),針對(duì)CGP在進(jìn)化過程中出現(xiàn)的丟失正確潛在解及適應(yīng)度停滯現(xiàn)象進(jìn)行了改進(jìn),提出了一種不限定外部輸出的自適應(yīng)笛卡爾遺傳規(guī)劃,融合分級(jí)進(jìn)化的思想,將改進(jìn)后的笛卡爾遺傳

3、規(guī)劃用于復(fù)雜數(shù)字電路進(jìn)化設(shè)計(jì)中并以加法器為例成功的完成了電路進(jìn)化設(shè)計(jì),本文研究內(nèi)容概括如下:
  (1)首先介紹了演化硬件的工作原理和實(shí)現(xiàn)流程,然后對(duì)四種典型的進(jìn)化算法進(jìn)行了研究分析,比較了它們的異同點(diǎn),最后對(duì)演化硬件的物理實(shí)現(xiàn)載體—可編程邏輯器件進(jìn)行了簡單介紹。
  (2)介紹了笛卡爾遺傳規(guī)劃的工作原理,對(duì)其編碼方法,適應(yīng)度評(píng)估及進(jìn)化流程進(jìn)行了詳細(xì)介紹。
  (3)針對(duì)笛卡爾遺傳規(guī)劃在進(jìn)化過程中出現(xiàn)的正確潛在解容易丟

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論