版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、CCD圖像在其獲取過程中由于噪聲引入而給別的處理帶來不便,因而對(duì)其進(jìn)行降噪處理是一項(xiàng)至關(guān)重要的工作。針對(duì)CCD圖像處理系統(tǒng)數(shù)據(jù)量越來越大,實(shí)時(shí)性要求越來越高的特點(diǎn),采用傳統(tǒng)的CCD圖像降噪工程化實(shí)現(xiàn)方法并不能滿足要求。 專用指令集處理器(Application Specifc Instruction set Processor,ASIP)技術(shù)的出現(xiàn)填補(bǔ)了數(shù)字信號(hào)處理器(DSP)和專用集成電路(ASIC)間的空白,其在具備DSP設(shè)
2、計(jì)靈活度高的基礎(chǔ)上避免了高成本的價(jià)格劣勢(shì),在具備ASIC設(shè)計(jì)成本低的基礎(chǔ)上避免了ASIC設(shè)計(jì)靈活度小的缺點(diǎn),逐漸成為在硬件實(shí)現(xiàn)時(shí)一個(gè)新型的研究領(lǐng)域,尤其是ASIP陣列結(jié)構(gòu)的發(fā)展為海量數(shù)據(jù)的實(shí)時(shí)處理提供了一種新的方法。 本文依托圖像實(shí)時(shí)處理項(xiàng)目,針對(duì)CCD圖像的特點(diǎn),提出了一種采用基于RISC架構(gòu)的ASIP陣列處理機(jī)來進(jìn)行降噪的方法。以Xilinx公司FPGAVirtex5 lx85為載體,采用硬件描述語言VerilogHDL實(shí)現(xiàn)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于BM3D算法的圖像降噪電路設(shè)計(jì)和FPGA實(shí)現(xiàn).pdf
- 一種基于非局部方法的圖像降噪電路設(shè)計(jì).pdf
- 數(shù)字陣列雷達(dá)中頻采樣與DBF電路設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于fpga的圖像采集與處理電路設(shè)計(jì)
- 基于RISC結(jié)構(gòu)的ASIP設(shè)計(jì).pdf
- 基于SOPC的圖像處理模塊電路設(shè)計(jì).pdf
- 基于模塊編碼的演化電路設(shè)計(jì)與實(shí)現(xiàn).pdf
- SIMD結(jié)構(gòu)并行圖像降噪處理機(jī)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于RRAM陣列的神經(jīng)形態(tài)計(jì)算訓(xùn)練電路設(shè)計(jì).pdf
- CMOS圖像傳感器控制電路設(shè)計(jì)與實(shí)現(xiàn).pdf
- 超聲相控陣換能器陣列延時(shí)電路設(shè)計(jì).pdf
- 基于FPGA等效焦面電路設(shè)計(jì)與實(shí)現(xiàn).pdf
- 達(dá)林頓驅(qū)動(dòng)陣列集成電路設(shè)計(jì).pdf
- 基于fpga的qpsk調(diào)制解調(diào)電路設(shè)計(jì)與實(shí)現(xiàn)
- 非制冷紅外焦平面陣列讀出電路的時(shí)序控制電路設(shè)計(jì)與實(shí)現(xiàn).pdf
- GCT驅(qū)動(dòng)電路設(shè)計(jì)與實(shí)現(xiàn).pdf
- JPEG解碼電路設(shè)計(jì)與實(shí)現(xiàn).pdf
- 用于InGaAs APD陣列的電流檢測(cè)電路設(shè)計(jì).pdf
- 基于單電子晶體管結(jié)構(gòu)電路設(shè)計(jì)和三值電路設(shè)計(jì).pdf
- 基于pwm實(shí)現(xiàn)da轉(zhuǎn)換電路設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論