高速電路中的電源完整性研究.pdf

1、隨著移動(dòng)系統(tǒng)中通信電子產(chǎn)品和電腦芯片技術(shù)的飛速發(fā)展，集成電路的集成規(guī)模和工作速度不斷增加。這引起一系列高頻問題諸如信號(hào)完整性、功耗和電磁干擾等。由于移動(dòng)系統(tǒng)發(fā)展需要低功耗和低電壓信號(hào)，電源供電成為影響系統(tǒng)正常運(yùn)行的瓶頸。電源/地網(wǎng)噪聲，也就是同步開關(guān)噪聲(SSN)或者是Delta-I噪聲對(duì)電路功能有嚴(yán)重影響。為了對(duì)電源/地網(wǎng)結(jié)構(gòu)進(jìn)行時(shí)頻響應(yīng)分析，首先必須對(duì)其進(jìn)行電磁建模，這在現(xiàn)代電子系統(tǒng)的設(shè)計(jì)中扮演了重要的角色，是一系列后繼工作的基礎(chǔ)。

2、 本論文所涉及的研究課題即是高速集成電路中電源/地網(wǎng)的電磁建模及其研究方法。主要研究工作如下： 1.基于時(shí)域有限差分(FDTD)方法，本文研究了采用加權(quán)Laguerre多項(xiàng)式的無條件穩(wěn)定時(shí)域有限差分(US-FDTD)方法并擴(kuò)展了此方法的三維形式。與傳統(tǒng)FDTD方法相比，US-FDTD方法不受CFL條件限制，采取階數(shù)步進(jìn)而不同于傳統(tǒng)FDTD方法的時(shí)間步進(jìn)。US-FDTD方法對(duì)于精細(xì)的互聯(lián)封裝結(jié)構(gòu)仿真分析有很高的計(jì)算效率。

3、 2.針對(duì)高速電路中的同步開關(guān)噪聲(SSN)問題，提取出具有via和通孔結(jié)構(gòu)的典型電源/地板模型。分析了電源/地板采用不同邊界時(shí)噪聲對(duì)系統(tǒng)的影響和電源/地板自身的阻抗特性。 3.采用無條件穩(wěn)定時(shí)域有限差分(US-FDTD)方法對(duì)電源/地板中同步開關(guān)噪聲和阻抗特性進(jìn)行了分析，結(jié)合漸變非均勻網(wǎng)格劃分技術(shù)，可以極大地縮減FDTD法龐大的計(jì)算量，提高電磁仿真的效率。 對(duì)以上所有的研究內(nèi)容，均編寫了相應(yīng)的Fortran程序，