高速電路饋電接地系統(tǒng)的電源完整性研究.pdf

1、近幾年來,大規(guī)模集成電路遵循Moore定律迅速地向高速度、高集成度和低電壓方向進(jìn)展。目前CMOS工藝已達(dá)到32nm,并迅速向22nm邁進(jìn),而處理器時鐘頻率也已經(jīng)超過3GHz。同時,系統(tǒng)級封裝技術(shù)的出現(xiàn),促進(jìn)了多芯片、多工藝系統(tǒng)級集成技術(shù)的發(fā)展,加速了系統(tǒng)集成度的提高,使電子產(chǎn)業(yè)逐漸向發(fā)展更快的超Moore定律邁進(jìn)。然而這些技術(shù)的變革使得電子系統(tǒng)的電源完整性問題日益突出。電源完整性主要針對高速電路饋電接地網(wǎng)絡(luò)分析和設(shè)計,當(dāng)芯片中的晶體管發(fā)

2、生同時開關(guān)行為時,會要求饋電網(wǎng)絡(luò)提供較大的輸入電流,并在饋電網(wǎng)絡(luò)上產(chǎn)生較大電壓降,影響芯片內(nèi)部晶體管的開關(guān)時間,導(dǎo)致時序和穩(wěn)定性問題。同時,電源噪聲還會和PCB或封裝中的信號線發(fā)生耦合,導(dǎo)致信號完整性問題。此外,電源噪聲在電源地平面間諧振,也會在邊界產(chǎn)生EMI效應(yīng),是主要的EMI噪聲產(chǎn)生源。隨著電子系統(tǒng)向高功耗和低電壓趨勢發(fā)展,電源饋電網(wǎng)絡(luò)設(shè)計變得更加困難,電源完整性問題已經(jīng)成為高速電子系統(tǒng)設(shè)計的主要瓶頸。本文主要圍繞高速電路饋電接地系

3、統(tǒng)的頻域建模問題而展開。針對電源網(wǎng)絡(luò)中的電源地平面結(jié)構(gòu),嘗試分析和拓展前人已有的優(yōu)秀方法,并在前人已有的方法基礎(chǔ)上,深入分析電源地平面自身的特點,提出了一種新的電源地平面建模方法,大大提高了計算效率和通用性。全文主要包括以下幾個方面的內(nèi)容：論文第三章從解析方法入手介紹了本征模展開法和反向組合法。將反向組合法應(yīng)用到本征模展開法中,并具體推導(dǎo)了圓形和矩形兩種孔隙結(jié)構(gòu)的分析過程和相關(guān)公式,使得本征模展開法可以用于分析帶孔的電源接地平面對的阻抗

4、特性,最大幅度拓展解析方法的適用范圍。論文第四章在第三章基礎(chǔ)上,深入分析電源分配網(wǎng)絡(luò)本身的特點,發(fā)現(xiàn)無論是在PCB板還是在封裝結(jié)構(gòu)中,電源地平面一個共同的特點就是平面中有大量的完整區(qū)域。這些區(qū)域本身面積較大,并且是完整的連接在一起的,內(nèi)部沒有縫隙。電源地平面的這一特點使得它可以采用區(qū)別于一般不連續(xù)結(jié)構(gòu)和互連線的建模方法。本章針對電源網(wǎng)絡(luò)本身的這一結(jié)構(gòu)特點,提出了一種新的電源網(wǎng)絡(luò)建模方法。這種方法以矩形劃分和三角形網(wǎng)格劃分為基礎(chǔ),用少量尺

5、寸比較大的矩形結(jié)構(gòu)覆蓋電源平面的大部分面積,而其余的細(xì)小區(qū)域用三角形網(wǎng)格進(jìn)行劃分。矩形結(jié)構(gòu)采用矩形諧振腔解析模型進(jìn)行建模,而三角形網(wǎng)格采用三角形集總元件模型進(jìn)行分析。由于大部分區(qū)域由矩形覆蓋,這樣就可以發(fā)揮解析模型的優(yōu)勢,減少存儲空間消耗和仿真時間,提高仿真效率。同時也能充分利用三角網(wǎng)格的特點,可以處理任意不規(guī)則結(jié)構(gòu)并不引入純矩形柵格劃分時的階梯狀邊緣近似效應(yīng)。本文不僅給出了基于最大矩形查找的劃分方法,還針對諧振腔模型的無限求和問題,采