基于FPGA的數(shù)字接收機高精度測頻技術(shù).pdf_第1頁
已閱讀1頁，還剩61頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著FPGA技術(shù)朝著高速、高集成度方向發(fā)展，其被廣泛地應(yīng)用于實時或準(zhǔn)實時處理場合。在現(xiàn)代電子戰(zhàn)接收機中，算法靈活多樣、測頻精度高的數(shù)字接收機逐漸成為發(fā)展趨勢。因此，利用FPGA技術(shù)來實現(xiàn)數(shù)字接收機高精度測頻這一設(shè)計思想將具有十分重要的應(yīng)用價值和科技戰(zhàn)略意義。
　　 本文主要研究了基于FPGA的數(shù)字接收機測頻技術(shù)。首先介紹了多種測頻算法的原理，并對各種算法在MATLAB軟件上仿真測試，重點闡述了本系統(tǒng)中采用的FFT頻域算法，在此基

2、礎(chǔ)上完成了測頻系統(tǒng)的軟件設(shè)計；其次，在驗證了軟件方案的可靠性和可實現(xiàn)性之后，分析了測頻系統(tǒng)的硬件結(jié)構(gòu)，采用VHDL語言對各硬件模塊進行編程，其中涉及到Altera公司提供的高效的IP核，采用了改進型不恢復(fù)余數(shù)求方根算法來實現(xiàn)的開平方運算，采用狀態(tài)機方式來實現(xiàn)的測頻系統(tǒng)控制模塊等。通過QuartusⅡ軟件對系統(tǒng)進行硬件仿真，測試出來的誤差頻率控制在100KHz以內(nèi)；最后設(shè)計了一種FFT算法的FPGA實現(xiàn)方案，該設(shè)計全部由Verilog H

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論