密集型集成電路條式并行測(cè)試機(jī)的設(shè)計(jì)及研究.pdf

1、半導(dǎo)體產(chǎn)品的最終測(cè)試是半導(dǎo)體制造廠的一項(xiàng)必不可少的重要生產(chǎn)工藝.測(cè)試機(jī)是此生產(chǎn)工藝中將待測(cè)器件送往電性測(cè)試系統(tǒng)進(jìn)行功能測(cè)試的自動(dòng)化設(shè)備.作為控制著半導(dǎo)體產(chǎn)品測(cè)試成本的兩個(gè)主要因素,測(cè)試系統(tǒng)和測(cè)試機(jī)都應(yīng)該盡量達(dá)到它的最大能力,以達(dá)到降低產(chǎn)品測(cè)試成本的目的.該論文通過(guò)對(duì)產(chǎn)品測(cè)試成本的理論研究,找出了從測(cè)試設(shè)備利用率方面降低測(cè)試成本的最佳途徑,提出了為達(dá)到數(shù)字測(cè)試系統(tǒng)具有的最大并行測(cè)試能力,設(shè)計(jì)一種新型的條式物料并行測(cè)試機(jī),以實(shí)現(xiàn)數(shù)字產(chǎn)品的密

2、集并行測(cè)試.同時(shí)通過(guò)測(cè)試機(jī)各功能模塊的優(yōu)化設(shè)計(jì)提高了測(cè)試機(jī)本身的利用率.從測(cè)試系統(tǒng)和測(cè)試機(jī)兩個(gè)方面解決了降低數(shù)字產(chǎn)品測(cè)試成本的課題.該論文首先對(duì)測(cè)試機(jī)所需的功能模塊常用機(jī)構(gòu)進(jìn)行了理論分析比較和優(yōu)化選擇,以尋求各模塊結(jié)構(gòu)自身的最佳利用率.在此基礎(chǔ)上,根據(jù)測(cè)試生產(chǎn)線對(duì)測(cè)試機(jī)的具體設(shè)計(jì)要求,建立了條式并行測(cè)試機(jī)的總體優(yōu)化結(jié)構(gòu).其后,以SOIC28腳x 32并行測(cè)試為客體,對(duì)各模塊的關(guān)鍵參數(shù)進(jìn)行了相應(yīng)的實(shí)驗(yàn)和詳細(xì)的結(jié)構(gòu)設(shè)計(jì).在獲得各關(guān)鍵參數(shù)的實(shí)