容柵式數(shù)顯卡尺專(zhuān)用芯片的設(shè)計(jì).pdf

1、機(jī)械讀數(shù)式游標(biāo)卡尺作為基本測(cè)量工具已廣泛應(yīng)用于機(jī)械加工等行業(yè)，但是它讀數(shù)不方便、精度低、功能單一，不能適應(yīng)現(xiàn)代化機(jī)械加工的發(fā)展要求。由于容柵傳感器具有結(jié)構(gòu)簡(jiǎn)單、功耗低、抗干擾性強(qiáng)、無(wú)運(yùn)動(dòng)部件等優(yōu)點(diǎn)，所以采用容柵傳感器做成的數(shù)顯卡尺重量輕、抗振動(dòng)、功耗低、耐污染。隨著電子技術(shù)的發(fā)展，尤其是超大規(guī)模集成電路(VLSI)技術(shù)的發(fā)展，可以將一種終端產(chǎn)品的所有功能都集成到一塊芯片上，從而實(shí)現(xiàn)減少系統(tǒng)成本，提高性能，降低功耗，減小設(shè)備體積的目的。因

2、此，基于微電子技術(shù)的數(shù)顯卡尺具有體積小、輸出阻抗小、可批量生產(chǎn)、重復(fù)性好、靈敏度高、工作溫度范圍寬、功耗低、寄生電容小等優(yōu)點(diǎn)，近年來(lái)已得到廣泛應(yīng)用。 本文首先分析了容柵式數(shù)顯卡尺各組成部分的工作原理，并采用模擬硬件描述語(yǔ)言Verilog-A對(duì)容柵傳感器的結(jié)構(gòu)及行為進(jìn)行了建模與仿真，應(yīng)用于芯片的數(shù)據(jù)處理。然后，根據(jù)容柵系統(tǒng)的性能要求，進(jìn)行了邏輯電路的設(shè)計(jì)。主要介紹三部分重要電路的設(shè)計(jì)：采用電荷泵電路實(shí)現(xiàn)多電源電壓的輸出，達(dá)到降低芯

3、片輸入電源電壓，最終實(shí)現(xiàn)降低芯片功耗的目的；數(shù)據(jù)采集與解調(diào)電路采用四個(gè)放大器輪流工作，對(duì)傳感器的輸出信號(hào)進(jìn)行解調(diào)處理；采用鑒相電路來(lái)實(shí)現(xiàn)對(duì)傳感器輸入與輸出信號(hào)相位偏差的判別。使用Hspice仿真軟件對(duì)上述電路的功能進(jìn)行了仿真驗(yàn)證。其次，采用3μmCMOS鋁柵工藝，在CadenceVirtuoso版圖設(shè)計(jì)軟件中進(jìn)行版圖設(shè)計(jì)及物理驗(yàn)證。最后，對(duì)采用此專(zhuān)用集成電路芯片的容柵式數(shù)顯卡尺進(jìn)行實(shí)際應(yīng)用測(cè)試。該芯片是一款高集成度、低功耗、數(shù)?；旌系臄?shù)