基于CMOS工藝12bit多通道SAR型A-D轉換器的設計.pdf

1、A/D轉換器作為連接模擬與數(shù)字世界的接口，是現(xiàn)代大規(guī)模集成電路設計中的關鍵模塊。本文針對市場上便攜式數(shù)碼設備，設計了一種低功耗12位逐次逼近型(SAR型)A/D轉換器的IP模塊。
　　 本文首先比較了各種SAR型A/D轉換器的實現(xiàn)方式，尋求功耗、速度、精度、成本四方面的折衷，選擇了全電荷再分配的結構。該結構本身具有的采樣保持模式，省去了傳統(tǒng)A/D轉換器中所需的采樣保持電路。同時，對于比較器輸入端電壓圍繞固定的共模電平，降低了比較

2、器對共模輸入范圍的要求。比較器采用了預放大鎖存器結構，減小了系統(tǒng)功耗。同時，采用的級聯(lián)校準技術，在傳統(tǒng)輸入或輸出校準中取長補短，具有結構簡單的特點，降低了比較器失調。本次設計特別考慮了回饋噪聲對比較器輸入端的影響，采用共柵級與濾波電容，逐級減小回饋噪聲的影響。仿真結果表明，該比較器能夠在2MHz時鐘下，區(qū)分1MHz，100μV壓差的電壓，具有校準10mV輸入失調的能力，對回饋噪聲的抑制達到了-78dB，在3V典型工作電壓下，功耗約為60

3、0μW。通過時序設計使之具有6通道采樣的功能(具有向8通道擴展的可能)。通過串行序列控制，序列中除包含通道切換的地址信息，也為本次設計在實際應用時提供了優(yōu)化的工作模式。通過對時序優(yōu)化，在2MHz時鐘下，以16個時鐘作為一個轉換周期，A/D轉換器達到了125kSps的吞吐率。A/D轉換器的IP模塊的仿真結果表明，積分非線性INL為+/-2LSB，微分非線性DNL為+/-1LSB。A/D轉換器采用CSMC0.5μm CMOSN阱2P2M工藝