SoC存儲(chǔ)子系統(tǒng)系統(tǒng)級(jí)性能優(yōu)化技術(shù)研究.pdf

1、嵌入式系統(tǒng)經(jīng)過(guò)十幾年的迅速發(fā)展，從簡(jiǎn)單的電子表、電子計(jì)算器到現(xiàn)在高數(shù)據(jù)吞吐量和密集計(jì)算的個(gè)人數(shù)字助理、移動(dòng)式多媒體終端，它所包含的產(chǎn)品出現(xiàn)了顯著變化。然而，隨著處理器速度與存儲(chǔ)器訪問(wèn)延遲的差距不斷增大，面向多媒體應(yīng)用的SoC芯片中存儲(chǔ)子系統(tǒng)的訪問(wèn)延遲已經(jīng)成為系統(tǒng)性能的主要瓶頸之一。因此，如何設(shè)計(jì)和優(yōu)化存儲(chǔ)子系統(tǒng)，便成了SoC芯片設(shè)計(jì)過(guò)程中必須要解決的一個(gè)問(wèn)題。本文采用。MP3解碼作為目標(biāo)應(yīng)用，以Scratch-Pad存儲(chǔ)器、外部存儲(chǔ)器接

2、口和片外存儲(chǔ)器三者構(gòu)建的存儲(chǔ)子系統(tǒng)作為目標(biāo)架構(gòu)，提出了一套在芯片設(shè)計(jì)階段進(jìn)行存儲(chǔ)子系統(tǒng)設(shè)計(jì)和性能優(yōu)化的方法。 本文基于SystemC語(yǔ)言構(gòu)建了一套時(shí)鐘周期級(jí)精度的SoC存儲(chǔ)子系統(tǒng)性能仿真模型，作為目標(biāo)應(yīng)用的軟硬件仿真環(huán)境和系統(tǒng)級(jí)優(yōu)化技術(shù)的性能評(píng)估手段。與實(shí)際電路仿真結(jié)果相比，該模型仿真精度最大誤差僅為萬(wàn)分之二，仿真速度超過(guò)實(shí)際電路仿真的800倍。針對(duì)片外存儲(chǔ)器的物理結(jié)構(gòu)，本文在外部存儲(chǔ)器接口的設(shè)計(jì)中提出了兩套緩存機(jī)制，組緩存機(jī)制

3、和Cache機(jī)制，用于降低片外存儲(chǔ)器的平均訪問(wèn)延遲；并使用性能仿真模型進(jìn)行緩存組織結(jié)構(gòu)的設(shè)計(jì)空間探索，確定針對(duì)目標(biāo)應(yīng)用的各種最佳設(shè)計(jì)參數(shù)?；谝酝鵖cratch-Pad存儲(chǔ)器內(nèi)存布局優(yōu)化技術(shù)的分析，本文提出了一套基于關(guān)系矩陣的優(yōu)化技術(shù)。它根據(jù)控制流圖將程序劃分成一系列結(jié)點(diǎn)，使用性能仿真模型的統(tǒng)計(jì)信息計(jì)算出各結(jié)點(diǎn)對(duì)性能的影響，建立關(guān)系矩陣描述結(jié)點(diǎn)之間的關(guān)系，然后根據(jù)改進(jìn)的分配算法選擇合適結(jié)點(diǎn)放入Scratch-Pad存儲(chǔ)器。該技術(shù)通過(guò)減少

4、程序執(zhí)行過(guò)程中片外存儲(chǔ)器的訪問(wèn)次數(shù)來(lái)縮短程序執(zhí)行時(shí)間，并在Scratch-Pad存儲(chǔ)器容量大小和性能優(yōu)化能力之間建立了聯(lián)系。在芯片設(shè)計(jì)階段，它用于探索在滿足性能要求前提下針對(duì)目標(biāo)應(yīng)用的Scratch-Pad存儲(chǔ)器最佳容量。最后，本文分析了Scratch-Pad存儲(chǔ)器優(yōu)化技術(shù)和外部存儲(chǔ)器接口緩存設(shè)計(jì)兩者之間的性能影響，并總結(jié)出兩者組合的最佳設(shè)計(jì)參數(shù)。 本文通過(guò)上述研究，提出了一套SoC存儲(chǔ)子系統(tǒng)高層性能仿真模型，并基于Scratc

5、h-Pad存儲(chǔ)器優(yōu)化技術(shù)和外部存儲(chǔ)器接口緩存設(shè)計(jì)，探索出針對(duì)目標(biāo)應(yīng)用的存儲(chǔ)子系統(tǒng)最佳設(shè)計(jì)方案。實(shí)驗(yàn)結(jié)果表明，當(dāng)系統(tǒng)時(shí)鐘為50MHz時(shí)，最佳設(shè)計(jì)方案由兩部分組成：外部存儲(chǔ)器接口緩存設(shè)計(jì)采用128行二路組關(guān)聯(lián)映射統(tǒng)一Cache(帶4級(jí)寫(xiě)操作緩存)，Scratch-Pad存儲(chǔ)器容量為4096字節(jié)。兩者總?cè)萘繛?192字節(jié)。該方案有效降低了存儲(chǔ)子系統(tǒng)訪問(wèn)延遲對(duì)系統(tǒng)性能的影響，目標(biāo)應(yīng)用運(yùn)行速度顯著提高，可達(dá)原米四倍。最后，對(duì)整篇論文的研究?jī)?nèi)容進(jìn)行