基于SOC存儲(chǔ)控制器的研究與開發(fā).pdf

1、在系統(tǒng)級(jí)芯片時(shí)代，SOC(System On Chip)常采用基于IP核(Intelligence Property Core)的設(shè)計(jì)和復(fù)用的方法。因此超大規(guī)模集成電路設(shè)計(jì)正步入一個(gè)IP整合的時(shí)代。 本論文研究工作屬于企業(yè)研發(fā)的一款通信處理芯片的一部分。首先，對(duì)相關(guān)的理論概念進(jìn)行了研究，包括SOC、IP、主流驗(yàn)證技術(shù)、計(jì)算機(jī)存儲(chǔ)體系和動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAM(Synchronous Dynamic Random Access M

2、emory)。然后，對(duì)設(shè)計(jì)需求進(jìn)行分析并制定設(shè)計(jì)規(guī)范，采取模塊化設(shè)計(jì)，用Verilog硬件描述語言HDL(Hardware Description Language)對(duì)所設(shè)計(jì)模塊進(jìn)行描述，并進(jìn)而完成單模塊驗(yàn)證。最后，將所設(shè)計(jì)模塊集成到整個(gè)SOC體系中，進(jìn)行系統(tǒng)級(jí)驗(yàn)證。本文以Cadence系列EDA軟件、Modelsim、Synplify Pro等作為主要設(shè)計(jì)和驗(yàn)證工具，對(duì)設(shè)計(jì)中的主要模塊進(jìn)行了較為詳細(xì)的理論研究并給出了實(shí)現(xiàn)方式，并完成了