移動(dòng)智能終端SoC多端口DDR存儲(chǔ)控制器訪(fǎng)存特性分析與評(píng)估.pdf

1、在整個(gè)計(jì)算機(jī)系統(tǒng)中，“存儲(chǔ)墻”、“帶寬墻”已成為主要性能瓶頸。對(duì)主存儲(chǔ)系統(tǒng)進(jìn)行優(yōu)化設(shè)計(jì)已經(jīng)成為SoC設(shè)計(jì)的重點(diǎn)。然而，主存儲(chǔ)系統(tǒng)的優(yōu)化設(shè)計(jì)涉及到DDR存儲(chǔ)控制器中各個(gè)結(jié)構(gòu)參數(shù)的設(shè)計(jì)和配置，以及DRAM芯片的配置，并且還與訪(fǎng)存負(fù)載特性相關(guān)。由于設(shè)計(jì)點(diǎn)眾多，分析與評(píng)估主存儲(chǔ)系統(tǒng)的性能也越來(lái)越具有挑戰(zhàn)，使用傳統(tǒng)的高層模擬器很難做到快速且高效的設(shè)計(jì)空間探索。與高層模擬器通過(guò)模擬實(shí)際硬件結(jié)構(gòu)和軟件行為不同，解析模型通過(guò)數(shù)學(xué)關(guān)系描述不同設(shè)計(jì)點(diǎn)和最終

2、性能的關(guān)系，其評(píng)估速度要遠(yuǎn)遠(yuǎn)高于高層模擬器。因此，對(duì)主存儲(chǔ)系統(tǒng)的解析模型進(jìn)行研究就有了重要意義。
　　本文采用GEM5高層模擬器作為實(shí)驗(yàn)平臺(tái)，通過(guò)進(jìn)行安卓系統(tǒng)下的Oxbenchmark（Draw Circle、Draw Text和Sun Spider）仿真，來(lái)獲得訪(fǎng)存trace信息。從訪(fǎng)存trace信息中提取了訪(fǎng)存交易到達(dá)率、bank并行度、主存行命中率和訪(fǎng)存擴(kuò)展度這四類(lèi)訪(fǎng)存特征參數(shù)，同時(shí)證明了三種測(cè)試向量下的訪(fǎng)存交易到達(dá)時(shí)間間隔

3、符合負(fù)指數(shù)分布?；谶@些特征參數(shù)，本文引進(jìn)了排隊(duì)論網(wǎng)絡(luò)模型和平均訪(fǎng)存延時(shí)解析模型，并且對(duì)這兩個(gè)模型在本文的應(yīng)用場(chǎng)景下，進(jìn)行了修正。第一，在原有平均訪(fǎng)存延時(shí)解析模型中加入存儲(chǔ)控制器前端延時(shí)與后端延時(shí)。第二，在數(shù)據(jù)總線(xiàn)級(jí)排隊(duì)論模型中加入讀寫(xiě)切換造成的延時(shí)。
　　本文將修正后的排隊(duì)論網(wǎng)絡(luò)模型和平均延時(shí)解析模型，與GEM5高層仿真對(duì)比驗(yàn)證，結(jié)果顯示平均訪(fǎng)存延時(shí)解析模型誤差在最壞情況下，由修正前的30.45％下降到11.402％，而誤差最好