移動智能終端SoC高層抽象級性能評估研究.pdf

1、隨著系統(tǒng)芯片硬件復(fù)雜度和軟件復(fù)雜度的不斷提升，以及設(shè)計周期的逐漸縮短，高層抽象級性能評估是SoC高效設(shè)計實現(xiàn)的關(guān)鍵。通過硅前軟硬協(xié)同性能評估，在設(shè)計初期判斷設(shè)計方案的應(yīng)用性能并進行相應(yīng)的優(yōu)化，減少迭代并降低風(fēng)險。
　　論文針對移動智能終端SoC高層抽象級性能評估，重點研究兩個關(guān)鍵環(huán)節(jié):1）軟件負(fù)載:從海量的應(yīng)用程序中篩選有限個數(shù)代表性程序，構(gòu)造通用處理應(yīng)用測試集;2）硬件模型:建立SoC最小系統(tǒng)（包括微處理器、DRAM存儲子系統(tǒng)等

2、）的性能分析模型。論文主要創(chuàng)新成果如下:
　　1、提出了基于遺傳算法的測試集代表性子集提取方法。代表性子集提取的難點在于使用有限個數(shù)測試程序有效覆蓋應(yīng)用程序負(fù)載特性（使用CPI平均誤差作為衡量指標(biāo)）。論文采用遺傳算法提取代表性最優(yōu)子集，與傳統(tǒng)基于聚類算法的子集提取方法相比，不容易陷入局部最優(yōu)且對噪聲數(shù)據(jù)不敏感，提取的子集代表性更高，CPI平均誤差約降低16％。
　　2、提出了基于指令非依賴度分布的微處理器程序執(zhí)行時間與訪存延

3、時關(guān)系模型。訪存延時對于程序執(zhí)行時間的影響是準(zhǔn)確評估性能的關(guān)鍵，傳統(tǒng)模型認(rèn)為兩者線性相關(guān)，存在較大誤差。論文揭示了兩者之間存在非線性相關(guān)性的機理，即部分指令不依賴訪存請求完成、可以獨立并發(fā)執(zhí)行且并行度與訪存延時相關(guān)，進而建立了基于指令非依賴度分布的程序執(zhí)行時間與訪存延時關(guān)系模型，與傳統(tǒng)線性模型相比，誤差由14.43％降低到2.03％。
　　3、提出了基于訪存請求服務(wù)窗口的DRAM存儲系統(tǒng)訪存延時分析模型。訪存延時是存儲系統(tǒng)的關(guān)鍵性

4、能指標(biāo)，具有動態(tài)特性且受眾多因素影響，難以準(zhǔn)確評估。當(dāng)前研究普遍采用排隊論建立訪存延時分析模型，基于訪存請求到達間隔符合特定分布的假設(shè)，適用范圍有限，部分環(huán)境中最大誤差高達34.82％。論文發(fā)現(xiàn)了訪存請求排隊延時與存儲器忙碌時間的相關(guān)性，基于訪存請求服務(wù)窗口建立了訪存延時分析模型，擺脫了訪存請求到達間隔分布的假設(shè)。與傳統(tǒng)模型相比，誤差從34.82％降低到11.93％。
　　綜上，論文實現(xiàn)了面向移動智能終端SoC通用處理應(yīng)用的軟件代